- RS（Reed-Solomon）編碼是一種具有較強(qiáng)糾錯能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯誤，又可糾正突發(fā)錯誤。RS編譯碼器廣泛應(yīng)用于通信和存儲系統(tǒng)，為解決高速存儲器中數(shù)據(jù)可靠性的問題，文中提出了RS編碼的實(shí)現(xiàn)方法，并對編碼進(jìn)行了時序仿真。仿真結(jié)果表明，該譯碼器可實(shí)現(xiàn)良好的糾錯功能。
- 關(guān)鍵字：
編譯碼器 寄存器 RS FPGA
- 脈沖編碼調(diào)制(PCM)技術(shù)與增量調(diào)制(ΔM)技術(shù)已經(jīng)在數(shù)字通信系統(tǒng)中得到廣泛應(yīng)用。當(dāng)信道噪聲比較小時一般用PCM，否則一般用ΔM。目前速率在155MB以下的準(zhǔn)同步數(shù)字系列(PDH)中，國際上存在A解和μ律兩種PCM編譯碼標(biāo)準(zhǔn)系列，...
- 關(guān)鍵字：
pcm 編譯碼器
- 摘要：基于卷積碼的編譯碼原理，使用VHDL語言和FPGA芯片設(shè)計并實(shí)現(xiàn)了(2，1，3)卷積碼編譯碼器。其中譯碼器設(shè)計采用“截尾”的Vite-rbi譯碼算法，在支路量度計算、路徑量度和譯碼路徑的更新與存儲以及判決與
- 關(guān)鍵字：
FPGA 卷積碼 編譯碼器
- 摘要：為了解決傳統(tǒng)的維特比譯碼器結(jié)構(gòu)復(fù)雜、譯碼速度慢、消耗資源大的問題，提出一種新型的適用于FPGA特點(diǎn)，路徑存儲與譯碼輸出并行工作，同步存儲路徑矢量和狀態(tài)矢量的譯碼器設(shè)計方案。該設(shè)計方案通過在ISE9.2i中仿
- 關(guān)鍵字：
FPGA 卷積 編譯碼器
- 在通信系統(tǒng)中，由于信道存在大量的噪聲和干擾，使得經(jīng)信道傳輸后的接收碼與發(fā)送碼之間存在差異，出現(xiàn)誤碼。在...
- 關(guān)鍵字：
VHDL 編譯碼器 線性分組碼
- 數(shù)字信號在傳輸過程中受到干擾的影響，降低了其傳輸?shù)目煽啃?，線性分組碼作為一種常用的信道編碼，在通信傳輸系統(tǒng)中應(yīng)用廣泛。在對線性分組碼的編譯碼規(guī)則研究基礎(chǔ)上，討論了生成矩陣、監(jiān)督矩陣與錯誤圖樣集之間的關(guān)系，在Max+PlusⅡ開發(fā)環(huán)境中，用VHDL語言設(shè)計線性分組碼編譯碼器，對其各項設(shè)計功能進(jìn)行了仿真和驗(yàn)證。結(jié)果表明，該設(shè)計正確，其功能符合線性分組碼編譯碼器的要求。
- 關(guān)鍵字：
VHDL 線性 分組碼 編譯碼器
- 摘要：考慮到結(jié)構(gòu)化非規(guī)則重復(fù)累積碼具有準(zhǔn)循環(huán)的結(jié)構(gòu)便于硬件實(shí)現(xiàn)，采用了結(jié)構(gòu)化非規(guī)則重復(fù)累積碼進(jìn)行編碼器設(shè)計。準(zhǔn)循環(huán)矩陣的構(gòu)造采用了基于ACE約束的PEG填充構(gòu)造方法。結(jié)合所用碼型的特點(diǎn)，設(shè)計出了簡單有效的編
- 關(guān)鍵字：
S-IRA ACE 編譯碼器
- 1 引言 隨著半導(dǎo)體工藝的發(fā)展，片上系統(tǒng)SOC已成為當(dāng)今一種主流技術(shù)。基于IP復(fù)用的SOC設(shè)計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng)，提高了設(shè)計效率，加快了設(shè)計過程，縮短了產(chǎn)品上市時間。但是隨著設(shè)
- 關(guān)鍵字：
BIST 編譯碼器 IP核 測試
編譯碼器介紹
您好，目前還沒有人創(chuàng)建詞條編譯碼器!
歡迎您創(chuàng)建該詞條，闡述對編譯碼器的理解，并與今后在此搜索編譯碼器的朋友們分享。
創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473