功能驗證是電子設(shè)計人員目前面臨的主要挑戰(zhàn)，無論是設(shè)計團隊還是驗證團隊，都將超過50%的時間用在糾錯上，因此這一領(lǐng)域的技術(shù)進展將對縮短產(chǎn)品上市時間產(chǎn)生重大影響。本文探討基于斷言的技術(shù)和改進的糾錯方法，以及為什么它們能夠以及如何應(yīng)對設(shè)計團隊面臨的重大挑戰(zhàn)，其目的是提高設(shè)計生產(chǎn)力、改進設(shè)計質(zhì)量、加快產(chǎn)品上市時間以及增加投資回報(ROI)。

目前的設(shè)計和驗證方法面臨的問題是驗證工作必須屈從于設(shè)計。出于幾項相關(guān)原因，現(xiàn)狀必須加以改變，特別是我們正在面對一個巨 大和復(fù)雜的電子系統(tǒng)。功能性錯誤是造成設(shè)計重復(fù)修改的首要原因。用于查找這些錯誤的功能驗證流程是設(shè)計流中目前面臨的最大瓶頸。一般而言，驗證工作在所有 設(shè)計活動中一般至少占有50%的份額。然而，驗證技術(shù)的發(fā)展步伐已經(jīng)遠遠落后于設(shè)計和制造能力，驗證鴻溝在進一步擴大(圖1)。這一驗證鴻溝是限制設(shè)計人 員充分發(fā)揮其生產(chǎn)力和設(shè)計能力的因素。為了彌合這一驗證鴻溝，驗證必須成為整體設(shè)計方法的一個內(nèi)在組成部分。

整個設(shè)計和驗證流必須實現(xiàn)結(jié)構(gòu)化，其基礎(chǔ)不僅是如何有利于設(shè)計工程師，而且還要考慮如何有利于驗證工程師，這對設(shè)計分工、模塊大小、設(shè)計規(guī)則以及其它許多我們目前想當(dāng)然的事情都提出了新的要求。

在成功開展系統(tǒng)驗證方面面臨的另一挑戰(zhàn)仍然是測試基準(zhǔn)。隨著設(shè)計規(guī)模的擴大，驗證復(fù)雜性正以指數(shù)級速度提高。盡管仿真能力總 是伴隨設(shè)計規(guī)模不斷提高的，但測試基準(zhǔn)的復(fù)雜性則不然。其中部分原因是設(shè)計規(guī)模對設(shè)計的可觀察性和可控制性所產(chǎn)生的戲劇性效果，它增加了需要運行測試的次 數(shù)，而且這些測試的持續(xù)時間可能延長，如果哪個地方出了差錯，那么查找和發(fā)現(xiàn)原因的難度就會大大增加。

為了解決驗證鴻溝和測試基準(zhǔn)問題，我們需要采用可擴展驗證解決方案，一方面它基于斷言的技術(shù)，另一方面，它覆蓋了驗證中的 多種抽象層次以及整個流程各個階段的驗證工具，功能驗證策略必須在每個設(shè)計層次以及開發(fā)流程的每個階段將驗證目標(biāo)對準(zhǔn)整個系統(tǒng)DD其中包括數(shù)字邏輯、嵌入 式軟件以及混合信號內(nèi)容。

功能驗證危機

功能驗證的重要性日益提高，其根本原因就是設(shè)計規(guī)模和復(fù)雜性的不斷增長，其中包括設(shè)計中的軟件和模擬電路比例日益提高。規(guī)模 的擴大指的是數(shù)量巨大的晶體管以及系統(tǒng)級芯片上的門數(shù)?！秶H半導(dǎo)體技術(shù)線路圖》預(yù)測，系統(tǒng)級芯片到2006年將包含10億個晶體管。一片系統(tǒng)級芯片可能 包含數(shù)千萬門，那么出錯的可能性以及驗證任務(wù)的復(fù)雜程度相應(yīng)也會增加。

復(fù)雜性提高意味著更多性能多樣性，在單個芯片上實現(xiàn)更多的性能。元器件的多樣性包括高性能RISC CPU、數(shù)千兆位高速I/O、塊RAM、系統(tǒng)時鐘管理、模擬混合信號、嵌入式軟件、專用數(shù)字信號處理器(DSP)等。因此，這些元器件之間的接口對確保整 體功能和性能的重要性就變得日趨重要。

片上軟件和模擬器件的不斷增加不僅使系統(tǒng)復(fù)雜性日益加劇，而且也向傳統(tǒng)操作方式發(fā)出了挑戰(zhàn)。數(shù)字工程師必須遭遇并不熟悉的 模擬事項。許多硬件設(shè)計都需要通過固件和低層次軟件來驗證RTL功能性。這要求固件設(shè)計人員在硬件設(shè)計中發(fā)揮重要作用，并對硬件和軟件之間的相互影響作出詳細解釋。

我們對Collett國際研究公司2001-2003年間的研究數(shù)據(jù)進行了考察，結(jié)果顯示：2001年在所有故障和失敗 中，47%的故障與邏輯或功能錯誤相關(guān)。然而，在前10位故障原因中，只有一項屬于接口問題：混合信號接口，在整個芯片故障中只占4%。反觀2003年數(shù) 據(jù)，邏輯和功能故障的比例已經(jīng)攀升到67%，并且出現(xiàn)了另外三種故障范疇。模擬故障在芯片故障中占35%的份額，排名第二?；旌闲盘柦涌诠收纤急壤齽t從 4%升至21%，硬件/軟件接口故障比例則占13%。

除了復(fù)雜性問題，我們必須解決原有系統(tǒng)和知識產(chǎn)權(quán)的重用問題，因為超過50%的設(shè)計和測試平臺都在重復(fù)使用，因此，任何有 意義的解決方案都必須支持所有主要語言DD包括Verilog、VHDL、C++以及SystemCDD這樣它才能在所有抽象層次上工作。開放標(biāo)準(zhǔn)確保舊 有設(shè)計和測試平臺得到重復(fù)使用，可以根據(jù)其絕對屬性選擇驗證工具，而并不是因為它們適合某家供應(yīng)商的工具環(huán)境。此外，由于可觀察和可控制難度伴隨設(shè)計復(fù)雜 性提高，糾錯方法必須能夠克服測試基準(zhǔn)的復(fù)雜性。例如，設(shè)計規(guī)模擴大一倍，可觀察性將減半，可控制性也將減半，那么驗證難度大約提高4倍。

如上所述，為了應(yīng)對日益龐大的設(shè)計規(guī)模、復(fù)雜性和性能問題，驗證方法必須在不同工具和設(shè)計層級之間實現(xiàn)可擴展。它必須在不同驗證域之間實現(xiàn)擴展，能夠在模擬、協(xié)同驗證、仿真以及模數(shù)仿真之間實現(xiàn)通信。它不必局限于動態(tài)空間，但必須在靜態(tài)空間中實現(xiàn)自動移動。

例如，如果大型設(shè)計需要在門層次上開展大量修改工作，那么等效性檢查就是一項必須的要求。最后，只有采用更好的測試基準(zhǔn)方法，才能夠創(chuàng)建更為有效的、更為充分的測試。

各工具之間的可擴展性

必備的解決方案應(yīng)包含一套工具，它們能夠協(xié)同工作形成一個從HDL模擬到電路內(nèi)仿真的完整路徑。這意味著我們需要更好的模擬 器和仿真器，才能在所有集成層次上加速驗證流程。工具之間的可擴展性也是必需的，因為不同驗證類型在不同的性能范圍提供不同的解決方案(圖2)。每套解決 方案都會在許多不同屬性之間交替使用，比如反復(fù)時間、性能、能力、糾錯可見性以及成本。

甚至連HDL執(zhí)行引擎也需要一整套解決方案。有些在塊層次上表現(xiàn)良好，有些則在芯片或系統(tǒng)層次上表現(xiàn)更好。例如，設(shè)計人員需 要使用高水平驗證工具對系統(tǒng)級DSP算法開展驗證，HDL軟件仿真器顯然無法完成這項工作。反過來說，在線仿真在芯片設(shè)計中并非是驗證相對較小子模塊的合 適解決方案，而HDL軟件仿真器則可能迅速輕松地完成同一任務(wù)。認識到哪些工具是處理手邊驗證任務(wù)的最優(yōu)選擇，繼而獲得這些工具，將有助于設(shè)計人員實現(xiàn)最 佳生產(chǎn)力。以下舉例介紹在設(shè)計的數(shù)字驗證過程中可以使用的各種技術(shù)。軟件和模擬混合信號驗證也存在類似連續(xù)體。