摘 要：用VHDL語言在FPGA內(nèi)部編程實現(xiàn)組播復(fù)制。本文介紹其實現(xiàn)方法，并給出了時序仿真波形。通過擴展，該設(shè)計可以支持多位寬、多路復(fù)制，因而具有較好的應(yīng)用前景。
關(guān)鍵詞：FPGA VHDL 組播復(fù)制

1概述

組播是一種數(shù)據(jù)包傳輸方式，當(dāng)有多臺主機同時成為一個數(shù)據(jù)包的接受者時，出于對帶寬和CPU負擔(dān)的考慮，組播成為了一種最佳選擇。在T比特路由器4X2.5G線路接口模塊的硬件實現(xiàn)中，我們需要將數(shù)據(jù)發(fā)送到不同的目的端口，而這些端口又不是所有的目的端口。根據(jù)數(shù)據(jù)攜帶的組播目的端口號可以實現(xiàn)數(shù)據(jù)的復(fù)制，這就是本文所提到的組播復(fù)制。我們用VHDL語言在FPGA內(nèi)部編程將其實現(xiàn)。本文第2節(jié)給出用VHDL語言在FPGA內(nèi)部編程實現(xiàn)組播復(fù)制的過程，第3節(jié)總結(jié)全文。

2實現(xiàn)

我們選用Altera公司Stratix GX系列EP1SGX40G FPGA芯片。Stratix GX 是Altera 系統(tǒng)級可編程芯片系列中的旗艦產(chǎn)品，把復(fù)雜的FPGA設(shè)計提升到了系統(tǒng)集成的新高度。Stratix GX器件具有多達20個全雙工收發(fā)器通道，每個通道的速率可高達3.125Gbps，滿足了高速背板和芯片間通信的需求，融合了業(yè)界最快的FPGA體系和高性能的數(shù)千兆收發(fā)器技術(shù)。另外，Stratix GX器件具有嵌入均衡電路，每個通道的功耗非常低，具有40英寸的FR4背板驅(qū)動能力。Stratix GX器件也提供了具有專用動態(tài)相位調(diào)整（DPA）電路的源同步差分信號，工作速率可高達1Gbps。

EP1SGX40G型號的FPGA具有41,250個邏輯單元(LE)，20個全雙工收發(fā)器通道，45個全雙工源同步通道，RAM總量3Mibt，14個DSP模塊；112個嵌入乘法器，8個PLL，芯片封裝為1020管腳BGA封裝。

用FPGA對四路組播復(fù)制的實現(xiàn)原理圖如圖1所示。數(shù)據(jù)data_in寫入4個FIFO，根據(jù)組播目的端口號選擇輸出。數(shù)據(jù)格式定義：data(7 downto 0)數(shù)據(jù)、data(8)包頭指示（sop）、data(9)包尾指示（eop）、data(13 downto 10)組播目的端口號，13、12、11、10位分別表示a、b、c、d端口，高有效。主要程序如下：

圖1 四路組播復(fù)制實現(xiàn)原理圖

2.1.實體說明

該程序已在ALTERA公司的quartusII4.1環(huán)境下用VHDL編程實現(xiàn)，其仿真波形如圖2所示。

圖2 組播復(fù)制時序仿真圖

3 結(jié)束語

根據(jù)組播目的端口號，用VHDL語言對FPGA內(nèi)部編程實現(xiàn)四路組播復(fù)制。仿真結(jié)果顯示，該程序完全符合設(shè)計要求。通過擴展，該設(shè)計可以應(yīng)用于多路組播復(fù)制，同時，我們也可以容易地擴展數(shù)據(jù)的位寬，因而該設(shè)計具有較好的應(yīng)用前景。

參考文獻：
1 S19202CBI30 GANGES Product Specification.AMCC公司,2002
2 Stratix Device Handbook. Altera公司，2004
3 邊計年,薛宏熙.用VHDL設(shè)計電子線路[M].北京：清華大學(xué)出版社，2000