數(shù)字直放站中CPRI協(xié)議的FPGA實現(xiàn)
加入技術(shù)交流群
隨著移動通信的發(fā)展。通信網(wǎng)絡(luò)覆蓋范圍已經(jīng)成為衡量通信網(wǎng)絡(luò)運行的重要標(biāo)準(zhǔn)，直接影響著運營商的經(jīng)濟(jì)效益。而直放站的發(fā)展應(yīng)用，已成為提高運營商網(wǎng)絡(luò)質(zhì)量，解決網(wǎng)絡(luò)盲區(qū)或弱區(qū)問題，增強網(wǎng)絡(luò)覆蓋的主要手段之一。一個基站可以與幾個直放站相連，可以組成鏈狀、星型、樹型等靈活的拓?fù)浣Y(jié)構(gòu)，使基站的覆蓋范圍大大增加。同時，既節(jié)省空間，又降低成本，提高了組網(wǎng)的效率。
但由于傳統(tǒng)模擬直放站設(shè)備間沒有統(tǒng)一的協(xié)議規(guī)范，無法滿足系統(tǒng)廠商與直放站廠商的兼容，無法實現(xiàn)基站和直放站之間更有效的互通，從而限制了兩者之間控制和數(shù)據(jù)的可靠傳輸。2003年6年，由包括愛立信、華為、NEC、北電網(wǎng)絡(luò)及西門子5大集團(tuán)合力制定了CPRI(Common Public Radio Interface)接口。該組織成立的主要目的是制定這個接口的標(biāo)準(zhǔn)協(xié)議，從而使該接口成為一個公共的可用的指標(biāo)。開放的CPRI接口為3G基站產(chǎn)品和2G數(shù)字直放站在增加效益，提高靈活性方面提供了便利。
1 CPRI協(xié)議概述
CPRI規(guī)范定義了物理層和鏈路層兩層協(xié)議，能實現(xiàn)數(shù)字基帶IQ信號傳輸時分復(fù)用，其協(xié)議結(jié)構(gòu)圖如圖1所示。物理層用千兆以太網(wǎng)的標(biāo)準(zhǔn)，傳輸?shù)臄?shù)據(jù)采用8 B／10 B編解碼，通過光模塊串行發(fā)送，為達(dá)到所要求的靈活度和成本效益，線路比特速率有614．4 Mb／s，1228.8 Mb／s和2 457．6 Mb／s三種。鏈路層定義了一個同步的幀結(jié)構(gòu)。幀結(jié)構(gòu)包括基本幀和超幀，每個基本幀的幀頻為3．84 MHz，包括16個時隙，根據(jù)線路比特率的不同，每個時隙的大小分別為1 B。2 B，4 B。其中第一個時隙為控制時隙，其余15個時隙為I／O數(shù)據(jù)時隙，用來傳送I／O數(shù)據(jù)流。超幀則由256個基本幀構(gòu)成，256個基本幀的控制時隙共同構(gòu)成超幀的控制結(jié)構(gòu)(如圖2所示)，同時，定義了快速C／M通道(以太網(wǎng))和慢速C／M通道(HDLC)，用于傳送控制類和管理類的數(shù)據(jù)，可以對直放站進(jìn)行維護(hù)。
2 硬件實現(xiàn)方案
2．1 方案對比
對于CPRI硬件實現(xiàn)方案，有以下幾種方案可以選擇：
(1)PMC方案。采用PMC7830或PMC7832芯片，這一類芯片把CPRI協(xié)議全部集成在芯片內(nèi)部，只留出接口，使用簡單方便，可完全支持用于無線基站連接的公共射頻接口(CPRI)規(guī)范。
(2)用帶ROCKET IO的FPGA實現(xiàn)CPRI協(xié)議，此方法靈活性高，但開發(fā)時間周期會比較長，影響產(chǎn)品開發(fā)。
(3)FPGA與SCAN25100相結(jié)合。由FPGA實現(xiàn)CPRI的成解幀及相關(guān)接口設(shè)計，SCAN25100負(fù)責(zé)完成8 B／10 B編解碼和高速串并轉(zhuǎn)換。鏈路層的幀協(xié)議修改方便，而物理層則由芯片完成，使用簡單，性能穩(wěn)定。開發(fā)成本較低，且擴展性好。
(4)FPGA與TLK4015相結(jié)合。TLK4015是4通道、0．6～1．5 Gb／s通道收發(fā)器，當(dāng)系統(tǒng)需要多的通道數(shù)時，使用該方案可以減少電路板尺寸。
2．2 硬件詳細(xì)設(shè)計
該設(shè)計采用第3種的硬件實現(xiàn)方案，整個硬件實現(xiàn)由5個部分組成，如圖3所示，分別為CPRI鏈路層協(xié)議實現(xiàn)模塊，CPRI物理層協(xié)議實現(xiàn)模塊、光傳輸模塊、時鐘管理模塊和系統(tǒng)配置與監(jiān)控模塊。
評論