CCl校驗(yàn)位相異對(duì)應(yīng)出錯(cuò)數(shù)據(jù)位列號(hào)倒數(shù)第二位為1；CC2對(duì)應(yīng)列號(hào)倒數(shù)第3位為1，可以推出錯(cuò)誤數(shù)據(jù)位的列號(hào)為110，同理行號(hào)相關(guān)的幾個(gè)校驗(yàn)位中CC4，CC5出現(xiàn)相異可以推出錯(cuò)誤數(shù)據(jù)位的行號(hào)為0110，由此可以知道出錯(cuò)的數(shù)據(jù)位是DA22，再對(duì)確認(rèn)出錯(cuò)的數(shù)據(jù)位取反就實(shí)現(xiàn)了糾正1位錯(cuò)誤的功能。而如果出現(xiàn)2位錯(cuò)誤，比如數(shù)據(jù)位DAl和DA34同時(shí)出錯(cuò)，如圖2中所示，這會(huì)引起新老校驗(yàn)位中的CC0，CCl，CC3，CC4，CC6同時(shí)出現(xiàn)相異。這時(shí)如果還按照上述糾正1位錯(cuò)誤時(shí)的算法，就會(huì)推出出錯(cuò)數(shù)據(jù)位的行號(hào)為1011列號(hào)為011，這樣，就會(huì)認(rèn)為是數(shù)據(jù)為DA51發(fā)生了翻轉(zhuǎn)，從而產(chǎn)生錯(cuò)誤的檢糾錯(cuò)結(jié)果，如圖2中粗箭頭所示。以前的測(cè)試數(shù)據(jù)表明，若在近地軌道中，SRAM存儲(chǔ)器中的每一個(gè)存儲(chǔ)數(shù)據(jù)位一天之內(nèi)發(fā)生SEU概率約是10-7(位?天)，則可以推導(dǎo)出這個(gè)SRAM中1組64位的數(shù)據(jù)，在一天時(shí)間內(nèi)有2位同時(shí)出現(xiàn)錯(cuò)誤的可能性約為10-10(次?天)，在南大西洋輻射異常區(qū)和太陽活動(dòng)高峰期，這種情況的發(fā)生率可能還會(huì)提高1～2個(gè)數(shù)量級(jí)。
為了避免在發(fā)生雙位元錯(cuò)誤時(shí)出現(xiàn)錯(cuò)檢錯(cuò)糾的情況，需要增加1個(gè)校驗(yàn)位CC7，它是所有數(shù)據(jù)位的奇偶校驗(yàn)結(jié)果，即CC7=DA0DAlDA2DA3…DA63。這樣在每次出現(xiàn)1個(gè)數(shù)據(jù)位錯(cuò)誤時(shí)，新生成的NCC7也都會(huì)與先前的值相異，而當(dāng)數(shù)據(jù)位中有2個(gè)存儲(chǔ)單元出錯(cuò)，其他校驗(yàn)位會(huì)檢測(cè)有錯(cuò)誤出現(xiàn)，但NCC7不會(huì)發(fā)生變化，NCC7CC7=0，這時(shí)就可以判斷出有雙位錯(cuò)誤，從而使系統(tǒng)實(shí)現(xiàn)了檢測(cè)雙位錯(cuò)誤的功能。

2 設(shè)計(jì)實(shí)現(xiàn)
將所有與主存儲(chǔ)器中數(shù)據(jù)一一對(duì)應(yīng)的校驗(yàn)位(CCl～CC8)存儲(chǔ)在另一個(gè)獨(dú)立的8位SRAM中，系統(tǒng)的硬件結(jié)構(gòu)如圖3所示。

存儲(chǔ)校驗(yàn)位的8位數(shù)據(jù)SRAM2同樣遇到出現(xiàn)SEU效應(yīng)得可能，通過分析可以知道，SRAM2出現(xiàn)1位數(shù)據(jù)翻轉(zhuǎn)時(shí)，只有對(duì)應(yīng)的一位數(shù)值與通過數(shù)據(jù)位新生成的校驗(yàn)位數(shù)值相異，而其他的7個(gè)校驗(yàn)位數(shù)據(jù)都沒有變化，此時(shí)對(duì)對(duì)應(yīng)的校驗(yàn)位取反就實(shí)現(xiàn)了糾錯(cuò)功能。對(duì)于出現(xiàn)雙位元錯(cuò)誤的可能，通過理論分析，可以知道一組8位的校驗(yàn)數(shù)據(jù)在一天中出現(xiàn)這種情況的概率約為7×10-13。，相比于主存儲(chǔ)器而言降低了兩三個(gè)數(shù)量級(jí)，暫時(shí)可以不予考慮。
FPGA的檢糾錯(cuò)邏輯設(shè)計(jì)采用VHDL語言實(shí)現(xiàn)。設(shè)計(jì)使主存儲(chǔ)器SRAMl中的64位數(shù)據(jù)新生成的NCC[7：0]與SRAM2中的7位校驗(yàn)位CC[7：0]一起經(jīng)過異或運(yùn)算，生成8位的校正子，其中前7位就對(duì)應(yīng)于前述定位錯(cuò)誤數(shù)據(jù)的行號(hào)和列號(hào)的值，第8位用于判斷是否出現(xiàn)雙位元錯(cuò)誤。8位校驗(yàn)子的值可以求出1個(gè)64位糾錯(cuò)掩碼(Mask)，用以校正單位元錯(cuò)誤。如果未檢測(cè)到錯(cuò)誤，此掩碼的所有位都為零。如果檢測(cè)到單位元錯(cuò)誤，相應(yīng)掩碼會(huì)屏蔽除錯(cuò)誤位之外的所有位。下一階段，使用原始數(shù)據(jù)對(duì)此掩碼進(jìn)行異或運(yùn)算。最終，錯(cuò)誤位被反轉(zhuǎn)(或校正)至正確狀態(tài)。如果檢測(cè)到雙位元錯(cuò)誤，所有掩碼位也都為零。使用1個(gè)雙位的數(shù)組(ER[1，O])用于報(bào)告檢測(cè)的錯(cuò)誤類型(“OO”表示無錯(cuò)、“01”表示單位元錯(cuò)誤、“10”表示雙位錯(cuò)誤、“11”表示無法判斷的多位錯(cuò)誤)。整個(gè)糾錯(cuò)邏輯的工作過程如圖4所示。生成錯(cuò)誤類型報(bào)告數(shù)組和相應(yīng)的校正掩碼的工作都在同一時(shí)鐘周期內(nèi)完成，體現(xiàn)了采用FPGA進(jìn)行并行處理的獨(dú)特優(yōu)勢(shì)。

3 結(jié) 語
對(duì)綜合后進(jìn)行仿真的結(jié)果進(jìn)行分析，期間人為地加入1位、2位、3位隨機(jī)分布的數(shù)據(jù)位錯(cuò)誤，該系統(tǒng)能夠在2個(gè)系統(tǒng)時(shí)鐘周期內(nèi)對(duì)1位錯(cuò)誤的情況成功地檢測(cè)并予以糾正；對(duì)2位和3位錯(cuò)誤情況也都進(jìn)行了正確的類別判定。仿真結(jié)果表明，設(shè)計(jì)的系統(tǒng)比較理想，能滿足設(shè)計(jì)要求。
然而對(duì)于整個(gè)星載計(jì)算機(jī)系統(tǒng)而言，空間中的應(yīng)用環(huán)境非?？量蹋椛浜土Ｗ記_擊造成的影響絕不僅只在SRAM上，對(duì)FPGA，DSP等芯片同樣也會(huì)帶來各種復(fù)雜的影響，要消除這些影響，確保計(jì)算機(jī)系統(tǒng)可靠的工作，還需要廣大科技工作者進(jìn)行大量的工作。