轉換速率(MHz) = 1/2×fMAX×AF%

其它環(huán)境因素，如電路板的面積、散熱片和氣流都是計算動態(tài)和靜態(tài)功耗時的要素。

管理功耗

現(xiàn)今最關鍵的設計要素之一是必須降低系統(tǒng)的功耗，特別是對于手持設備和電子產品而言。用戶可以利用一些FPGA設計技術來有效地降低整個系統(tǒng)的功耗，包括：
1. 降低工作電壓。
2. 在指定的封裝溫度限制范圍內運作。
3. 使用優(yōu)化的時鐘頻率，因為動態(tài)功率直接與工作頻率成正比。設計者必須明確，如果設計的某部分可以以較低速率時鐘控制，那將會降低功耗。
4. 減小設計在器件中的跨度，緊密放置的設計可使用較少的布線資源以降低功耗。
5. 可能的話，減小I/O的電壓擺幅。
6. 可能的話，使用優(yōu)化的編碼。例如16位的二進制計數器平均只有12%的活性因子，7位的二進制計數器平均有28%的活性因子。另一方面，7位線性反饋移位寄存器的可以以50%活性因子轉換，這會導致較大的功耗。每個時鐘沿僅有一位改變的格雷碼計數器所消耗的功率最少，同時活性因子將低于10%。
7. 利用以下方法盡可能減小工作溫度：使用散熱性能較好的封裝，例如具有較低熱阻抗的封裝；在PCB上的器件周圍放置散熱片和散熱層；采用更好的氣流技術，如機械氣流導管和風扇(系統(tǒng)風扇和器件風扇)。

典型的功率分析方案

可以在FPGA設計流程的任何階段用FPGA功率分析工具估算功耗。例如，可以在實際設計完成之前、或在布局布線后導入最終設計數據庫時，用這個工具來估算功耗。當與映射后、布局后或者布線后的結果一起提供時，功率分析工具的精度得到提升。結合了功率分析的FPGA設計流程通常可提供重要的事件：驅動估計、后布局布線，以及后仿真。圖2顯示了該流程以及在功率的FPGA設計流程中的典型重要事件。
1.驅動估計：采用的資源和轉換頻率由手工輸入。
2.Post-PAR：針對更加精確的模型導入后布局和布線資源。
3.后仿真：針對更加精確的活性因子和轉換速率模型，導入由HDL仿真器產生的轉換頻率。

圖2：面向FPGA功率分析的設計流程。

為適應提供給分析工具的不同模型數量，功率估計工具的運作可能是形式上的。在“驅動預計”模式下，分析引擎根據器件資源或者由用戶提供的模板計算功耗。在對器件評估和進行“假設分析”時，這種模式最初是非常有用的。在該模式下，設計者提供頻率、活性因子、電壓參數和器件利用率。還需要提供工作條件，例如環(huán)境溫度。利用先進的功率工具，設計者還可以選擇諸如電路板尺寸、散熱片和氣流等。