4 系統(tǒng)軟件設(shè)計
系統(tǒng)軟件設(shè)計采用模塊化思想，可移植性、可讀性強。程序設(shè)計是基于單片機和FPGA平臺，單片機完成系統(tǒng)控制、數(shù)據(jù)處理及顯示，F(xiàn)PGA完成DDS及相關(guān)控制模塊。系統(tǒng)軟件程序由主程序和多個子程序構(gòu)成，單片機控制人機交口界面，以按鍵中斷進入各子程序。圖5為系統(tǒng)主程序流程。

5 結(jié)束語
該系統(tǒng)設(shè)計實驗，在抗干擾方面采取的措施：采用磁珠、電感、電容等抑制電源噪聲；將數(shù)字地和模擬地單點共地，使用屏蔽線以及將重要模塊制成PCB板，以減小高頻串擾并縮短布線長度。此外，為避免波形失真，盡量選取高速運放，并根據(jù)器件特性做好級問阻抗匹配，實現(xiàn)在1～10 MHz頻率范圍內(nèi)AM調(diào)制，使其以10％的程控步進，F(xiàn)M調(diào)制在100 kHz～10 MHz頻率范圍內(nèi)最大頻偏分為5 kHz、10 kHz的二級程控調(diào)節(jié)以及50Ω負載電阻上正弦信號輸出電壓的峰-峰值(Vopp)為6 V±1 V。該系統(tǒng)在現(xiàn)代通信領(lǐng)域有著廣泛的應用前景。