2 SDRAM控制器的設計
2．1 SDRAM控制器的設計思路
SDRAM芯片完成一次讀寫操作由三個命令組成：激活、讀／寫、預沖。讀寫數(shù)據(jù)的突發(fā)長度往往是有限制的，在SDRAM芯片本身提供的突發(fā)長度最大只能達到一行的容量(256，即全頁突發(fā)模式)。這樣當一次讀寫突發(fā)長度結束后，如果需要發(fā)起下一次讀寫，就需要發(fā)預沖命令結束這一行，然后發(fā)激活命令開啟下一行。這樣才能開始寫下一次數(shù)據(jù)。因此，如果想要連續(xù)的數(shù)據(jù)讀寫，就必須想辦法節(jié)省激活和預沖命令。
激活命令通過切換Bank操作來完成。SDRAM有4個獨立的bank，每一個bank可以同時允許有一行激活，彼此并不會相互干擾。這樣的話，在同一時刻最多可以有4個行處于激活狀態(tài)。這就為節(jié)約激活時間提供了解決方案：在突發(fā)讀寫一個bank下的某一行時，可以在突發(fā)長度結束之前提前激活另一個 bank下的某一行。這樣當這個突發(fā)長度結束時就可以直接讀寫另一bank中被激活的行。預沖可以采用自動預沖方式來完成，不需要額外的預沖命令。
通過上述兩種操作方式可以完全實現(xiàn)超長突發(fā)長度的數(shù)據(jù)讀寫，本設計將SDRAM設置成突發(fā)長度為8，突發(fā)長度結束后采用自動預沖方式完成此行的預沖操作，具體設想如下：
在寫SDRAM時，先激活Bank0的第一行；發(fā)出帶自動預沖模式的寫操作；數(shù)據(jù)開始寫入這一行內；一段時間后(在突發(fā)長度結束之前)將Bank1的第一行激活；在Bank0的寫突發(fā)長度結束的同時，發(fā)出寫B(tài)ank1的命令，這樣接下來的數(shù)據(jù)就寫入Bank1的第一行中；而由于在寫SDRAM的Bank0 時設置成自動預沖模式，所以SDRAM會在Bank0的寫操作結束后自動預沖，經(jīng)過tRP(預沖時間)后，這一Bank自動回到idle狀態(tài)。同樣 Bank1處于寫突發(fā)長度時將Bank2的第一行激活，在Bank1的寫突發(fā)長度結束的同時發(fā)出寫B(tài)ank2的命令……如此四個bank輪流工作，將數(shù)據(jù)均勻地分配到4個bank中。
對于這種超長的數(shù)據(jù)突發(fā)讀寫，完成一次讀寫操作所花費的時間比較多，例如讀寫時鐘是108MHz時，一次突發(fā)長度是1280的寫操作所花費的時間是11． 6 μs，即在這段時間內SDRAM的數(shù)據(jù)總線是不能被中斷的。因此采用集中刷新是最好的解決辦法。在突發(fā)讀寫結束后，會有一段比較長的空閑期(具體時間長度根據(jù)視頻數(shù)據(jù)的視頻中行消隱數(shù)據(jù)個數(shù)和讀寫時鐘決定)，在這段時問內可以集中連續(xù)發(fā)出多個刷新命令，只需要保證在64ms內總的刷新次數(shù)達到了要求即可。
2．2 SDRAM控制器的實現(xiàn)
本設計中將SDRAM控制器分成4個子模塊：sdr_master主控模塊、sdr_ctrl命令模塊、sdr_sig譯碼模塊、sdr_data數(shù)據(jù)通路模塊，見圖2。sdr_master主控模塊根據(jù)外部的讀寫請求向sdr_ctrl命令模塊提供各種讀寫控制信號；sdr_ctrl命令模塊內部的控制狀態(tài)機會依此發(fā)出各種SDRAM讀寫控制命令；sdr_sig譯碼模塊會把sdr_ctrl輸出的控制命令譯碼成符合SDRAM接口的信號。此SDRAM 控制器的設計，最復雜的部分在于如何設計SDRAM的工作時序，即SDRAM何時激活，何時讀／寫，何時預沖，何時刷新。這些控制除了滿足SDRAM的工作特性外，還要滿足設計要求。因此，鑒于SDRAM控制的復雜性，一般都采用狀態(tài)機來控制。本設計中sdr_ctrl命令模塊包括兩個狀態(tài)機：初始化狀態(tài)機完成SDRAM的初始化；控制狀態(tài)機完成SDRAM的正常工作控制。下面分別詳述這兩個狀態(tài)機的設計。

初始化狀態(tài)機的結構見圖3。系統(tǒng)在上電(復位)后，處于i NOP狀態(tài)；當?shù)却?00 μs后，狀態(tài)跳轉到i PRE，發(fā)出預沖命令；接著跳轉到i tRP等待；經(jīng)過tRP時間后，狀態(tài)跳轉到i_AR1，發(fā)第一次刷新命令，然后在i_tRFC1等待tRFC時間后發(fā)第二次刷新命令，再等待tRFC；接下來轉到狀態(tài)i MRS，發(fā)裝載模式字命令，然后等待tMRD時間后初始化完成，進入i_ready狀態(tài)。至此初始化完成，SDRAM芯片就可以正常工作了。

控制狀態(tài)機的狀態(tài)跳變見圖4。此狀態(tài)機是為了滿足超長數(shù)據(jù)的連讀或連寫而特殊設計的。上電后處于c_idle狀態(tài)，當初始化完成后，控制狀態(tài)機才能開始正常工作。當外部要求進行讀寫操作時，會正式地啟動狀態(tài)機。此時狀態(tài)機跳變到c_ACT狀態(tài)，使SDRAM控制器發(fā)出激活命令；接下來兩個狀態(tài) c_tRCD1、c_tRCD2是激活等待時間tRCD；然后狀態(tài)機根據(jù)外部是讀請求還是寫請求，來決定下一個狀態(tài)是發(fā)讀命令還是寫命令。下面以寫數(shù)據(jù)為例進行說明，讀數(shù)據(jù)的工作過程是一樣的。