3．3 仿真測試
對上述電路進行波形仿真，得到圖4所示的仿真結(jié)果。從仿真結(jié)果可看出，該計數(shù)器實現(xiàn)60進制加計數(shù)、清零和置數(shù)功能，進位脈沖正常。并將其下載到FPGA器件進行測試，各控制端功能正常，計數(shù)器運行良好，性能穩(wěn)定，達到設(shè)計目標。

3．4 方案實現(xiàn)
采用上述方法分別設(shè)計出秒、分、時、日計數(shù)器及秒脈沖形成分頻器。該分頻器對系統(tǒng)時鐘11．059 2 MHz脈沖進行分頻，從而形成秒脈沖。通過對這些計數(shù)器進行組合，共同構(gòu)成完整的實時鐘模塊。該模塊清零、校時等功能由上位機通過RS485總線對其控制實現(xiàn)。通過裝機運行，測得月誤差在27 s內(nèi)，達到較高的計時精度。

4 結(jié)束語
由于MAX+plus II設(shè)計軟件的mega_lpm元件庫(可調(diào)參數(shù)元件)所提供的庫元件都經(jīng)Ahera公司的測試和優(yōu)化．可保證元件的邏輯穩(wěn)定性，保證可編程器件的芯片利用率及效率達到最優(yōu)。因此使用LPM庫元件設(shè)計計數(shù)器電路時，可使設(shè)計人員擺脫硬件電路的束縛以及避免軟件編程、調(diào)試等煩瑣細節(jié)問題，從而系統(tǒng)設(shè)計大大提高設(shè)計效率。