基于CycloneII系列FPGA的DDFS信號源實現(xiàn)
加入技術交流群
4 結果分析
本設計在QuartusII6．0的平臺上完成設計工作，其仿真波形如圖4所示。在仿真波形中設置的步進長度為1024點。由于有狀態(tài)機進行流程控制，產(chǎn)生的波形較平滑，元多滑毛刺產(chǎn)生。若要進一步提高輸出信號頻率范圍，則設計過程中，不應對時鐘信號進行分頻。本文引用地址：http://www.biyoush.com/article/191855.htm
同時，還可以利用QuartusII的SigTapII工具對所設計的程序進行硬件驗證，設置好相應步進后，相應的輸出波形如圖5及圖6所示?？梢娝a(chǎn)生的低頻正弦信號波形平滑，而頻率較高時有一定的毛刺，這可以通過后級的低通濾波電路(如切比雪夫低通濾波網(wǎng)絡等)來進行濾除。
本設計使用的邏輯單元只占FPGA片上資源的1％，存儲單元占54％，I／O口占13％?？梢娭饕Y源為片上的存儲單元，如果提高一位地址位，則數(shù)據(jù)量翻倍，FPGA片上ROM不夠用。通過QuartusII6．0的時鐘分析，本設計可達到的最高時鐘為149．41 MHz，而地址發(fā)生的時鐘為時鐘的4分頻，故地址發(fā)生單元的最高時鐘可達37．352 5 MHz，相應的輸出信號最高頻率可達4．665 MHz，相應的最低頻率及頻率步進為284．976 Hz。
5 結束語
本設計在不向外擴展ROM存儲器的情況下，對DDFS設計進行優(yōu)化，充分利用Cyclone II系列FPGA的片上資源，其輸出正弦信號最高頻率可達4 MHz以上。只要采用更好的方案進行設計，使采樣點可以做到232個及以上，頻率分辨率可以做到0．015 Hz，達到mHz量級，進一步提高信號源的輸出信號頻率范圍及頻率分辨率等技術指標，可利用Cyclone II系列芯片設計出性能優(yōu)良的信號源，達到實用信號源的要求。
評論