1引言

激光告警機(jī)是被動(dòng)光電偵查設(shè)備，其功能是探測(cè)目標(biāo)激光信號(hào)的性質(zhì)，如波長、方位等，本系統(tǒng)能夠完成探測(cè)并提取激光波長信息的功能。在激光波長測(cè)量系統(tǒng)中，激光信號(hào)從CCD相機(jī)輸出到信號(hào)處理器的時(shí)間和處理器的處理時(shí)間是能否做到實(shí)時(shí)監(jiān)測(cè)激光波長的兩大關(guān)鍵，即使采用高速單片機(jī)也限于它的串行處理模式和較長的取指時(shí)間，無法滿足實(shí)時(shí)測(cè)量的目的，因此為實(shí)現(xiàn)在幾毫秒內(nèi)就對(duì)目標(biāo)激光信號(hào)的波長做出反應(yīng)只能寄希望于高性能的DSP器件或FPGA器件了。告警系統(tǒng)中，相機(jī)的接口為器件的選擇則也提出要求：采集器件要支持LVDS 電平，否則要加入電平轉(zhuǎn)換芯片，這勢(shì)必會(huì)帶來數(shù)據(jù)傳輸?shù)难訒r(shí)；此外應(yīng)用FFT進(jìn)行數(shù)據(jù)處理時(shí)，由于FFT在算法上具有可重復(fù)性和可并行處理的特點(diǎn)，為實(shí)現(xiàn)實(shí)時(shí)性處理，要求選擇具有并行處理功能的處理器。在設(shè)計(jì)中選用Xilinx公司的Sp3系列FPGA作為控制、處理器，將FPGA用在本系統(tǒng)中的好處有： (1)高密度FPGA可在一塊片子上實(shí)現(xiàn)多個(gè)子模塊，有效減小激光告警接收機(jī)的體積；(2)FPGA具有成熟的時(shí)鐘管理體系，和精確的時(shí)鐘控制體系，能夠?qū)崿F(xiàn)采集與處理的無縫連接，從而提高系統(tǒng)可靠性；(3)FPGA支持多種信號(hào)標(biāo)準(zhǔn)，尤其在告警系統(tǒng)中FPGA可將接口設(shè)置為LVDS型，使得FPGA與相機(jī)的通信更加直接，避免了以往采用電平轉(zhuǎn)換芯片的相關(guān)工作；（4）FPGA具有并行處理功能，能夠?qū)崿F(xiàn)流水作業(yè)，可減少信號(hào)處理時(shí)進(jìn)行FFT運(yùn)算的時(shí)間。
2原理概述
　相機(jī)將探測(cè)到的激光信號(hào)通過Cameralink接口方式傳遞給FPGA，F(xiàn)PGA控制時(shí)序產(chǎn)生來完成以下工作：向CCD輸入時(shí)鐘信號(hào)；通過觸發(fā)端設(shè)置 CCD積分時(shí)間；倍頻相機(jī)的STROBE信號(hào)實(shí)現(xiàn)接收數(shù)據(jù)的串并轉(zhuǎn)換；將并行數(shù)據(jù)在讀使能的控制下從FIFO中轉(zhuǎn)入塊RAM。為提高激光告警機(jī)的響應(yīng)時(shí)間該系統(tǒng)充分利用FPGA可流水作業(yè)這一功能，在數(shù)據(jù)接收端提供兩個(gè)1024個(gè)單元的數(shù)據(jù)存儲(chǔ)器交替工作，通過在軟件上設(shè)立標(biāo)志位來實(shí)現(xiàn)對(duì)存儲(chǔ)區(qū)間進(jìn)行切換。在數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)處理時(shí)，當(dāng)FPGA用1 區(qū)進(jìn)行采集數(shù)據(jù)的第i幀時(shí)，同時(shí)2 區(qū)進(jìn)行第i-1幀數(shù)據(jù)的處理，當(dāng)兩者同時(shí)結(jié)束后，接著又用2 區(qū)進(jìn)行第i+1幀數(shù)據(jù)的采集, 同時(shí)1 區(qū)進(jìn)行第i 幀數(shù)據(jù)的處理, 這樣交替工作，形成流水線作業(yè)。由于相機(jī)采集速率和塊RAM寫入時(shí)間的不同，在FPGA內(nèi)部采用IP 核生成兩個(gè)FIFO為兩路數(shù)據(jù)的接收實(shí)現(xiàn)緩沖來取得同步。塊RAM的寫入、讀出時(shí)序和地址發(fā)生器由VHDL語言編寫完成。數(shù)據(jù)的處理通過在時(shí)鐘的同步下逐一讀取RAM中的數(shù)據(jù)，采用十級(jí)流水基-2算法實(shí)現(xiàn)1024點(diǎn)的快速傅里葉變換，得出輸入激光信號(hào)的頻譜特性。激光告警機(jī)的采集和處理系統(tǒng)框圖如圖1所示。

3系統(tǒng)設(shè)計(jì)
整個(gè)系統(tǒng)由兩部分構(gòu)成：數(shù)據(jù)采集模塊，數(shù)據(jù)處理模塊。
3.1 CCD相機(jī)數(shù)據(jù)采集模塊
在設(shè)計(jì)中采用ATMEl公司的AViiVA M2 CL相機(jī)，該相機(jī)采用Cameralink接口，Cameralink技術(shù)的核心是美國NS(National Semiconductor)提出的一種高速數(shù)據(jù)傳輸方法―Channel Link技術(shù)，該技術(shù)主要用于數(shù)字圖像數(shù)據(jù)的高速傳輸，采用LVDS信號(hào)模式，LVDS低電壓擺幅差分模式具有高速傳輸數(shù)據(jù)時(shí)交叉干擾小、EMI 干擾小等優(yōu)點(diǎn)，最高傳輸率可達(dá)2.38Gb/s。該相機(jī)的接口定義為：四對(duì)LVDS線，用來做FPGA對(duì)相機(jī)的控制；兩對(duì)LVDS線，用于相機(jī)和FPGA 之間的通信，速度可達(dá)9600波特率；四對(duì)LVDS線，用于輸出數(shù)據(jù)和數(shù)據(jù)的位同步、幀同步信號(hào)。選用XC3S400型的FPGA，它具有豐富的接口標(biāo)準(zhǔn)尤其是支持LVDS 信號(hào)標(biāo)準(zhǔn)，可與Cameralink接口的相機(jī)直接連接。相機(jī)工作方式的設(shè)置由FPGA基于RS-232協(xié)議串行通信來實(shí)現(xiàn)，采用全雙工，沒有握手信號(hào)的異步串行方式，波特率固定在9600Hz，每幀數(shù)據(jù)由一個(gè)起始位，8個(gè)數(shù)據(jù)位，一個(gè)停止位組成。相機(jī)的積分時(shí)間和輸出增益都是可以根據(jù)需要設(shè)置為不同的值。對(duì)于相機(jī)工作的觸發(fā)方式由FPGA外部觸發(fā)，做到FPGA與相機(jī)共用同一個(gè)全局時(shí)鐘。