激光微加工系統(tǒng)及基于DSP+FPGA的控制單元的研究
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2.1 上位機(jī)軟件平臺(tái)
本上位機(jī)軟件基于Visual C++軟件平臺(tái)開(kāi)發(fā)，具有良好的圖形化界面，圖2為軟件界面。采用面向?qū)ο蟮脑O(shè)計(jì)思想，以功能模塊為單元的開(kāi)發(fā)，有利于程序的維護(hù)和升級(jí)。實(shí)現(xiàn)的功能包括：利用繪圖控件，在軟件窗口內(nèi)繪制簡(jiǎn)單的加工圖形；實(shí)現(xiàn)圖形文件的解析，如dxf格式的文件，把圖形顯示在軟件窗口中；把圖形按照加工算法分解為直線(xiàn)段，生成本系統(tǒng)的加工數(shù)據(jù)；加工參數(shù)的設(shè)置和通信功能。本文引用地址：http://www.biyoush.com/article/191783.htm
軟件在后臺(tái)運(yùn)算中，以直線(xiàn)段為基本單位對(duì)圖形進(jìn)行分解。對(duì)于曲線(xiàn)，則先將其分為許多直線(xiàn)段的擬合，然后按照直線(xiàn)段進(jìn)行分解。加工路徑也有兩種選擇方式：可以按照手動(dòng)選取直線(xiàn)段的方式排序，也可按照系統(tǒng)默認(rèn)路徑選擇算法，由里向外、尋找最短路徑的方式，規(guī)劃出加工圖形的加工路徑。將這些加工數(shù)據(jù)和設(shè)定的加工速度、激光能量、脈沖重復(fù)率等參數(shù)一起，根據(jù)預(yù)先設(shè)定的數(shù)據(jù)格式傳輸給下位機(jī)。
2.2 下位機(jī)硬件系統(tǒng)
下位機(jī)硬件系統(tǒng)是以DSP和FPGA為核心的控制單元。為了減少通信的數(shù)據(jù)量，上位機(jī)軟件平臺(tái)僅僅完成對(duì)圖形的簡(jiǎn)單解析，大量的數(shù)據(jù)處理工作由DSP來(lái)完成，通過(guò)對(duì)圖形數(shù)據(jù)和加工參數(shù)的接收處理，生成X/Y方向的速度、方向、加工時(shí)間(對(duì)應(yīng)直線(xiàn)段的長(zhǎng)度)和激光的參數(shù)。FPGA用來(lái)實(shí)現(xiàn)對(duì)運(yùn)動(dòng)平臺(tái)的控制。圖3為硬件系統(tǒng)的原理框圖。
DSP采用TI公司的TMS320VC5501定點(diǎn)型處理器。該芯片主頻最高為300 MHz，存儲(chǔ)空間為16 KB，支持SDRAM的接口和低內(nèi)核電壓，內(nèi)部集成2個(gè)乘法器，每個(gè)乘法器在單周期可執(zhí)行17位的乘法運(yùn)算，滿(mǎn)足微加工系統(tǒng)對(duì)數(shù)據(jù)處理方面的要求。DSP實(shí)現(xiàn)的主要工作：與上位機(jī)通信；對(duì)圖形數(shù)據(jù)進(jìn)行存儲(chǔ)與讀取；對(duì)圖形數(shù)據(jù)進(jìn)行計(jì)算處理，生成符合FPGA工作的加工數(shù)據(jù)格式；把加工數(shù)據(jù)存儲(chǔ)到FPGA加工數(shù)據(jù)區(qū)。
SDRAM用來(lái)存儲(chǔ)上位機(jī)發(fā)送來(lái)的動(dòng)態(tài)圖形數(shù)據(jù)。當(dāng)開(kāi)始加工時(shí)，DSP從SDRAM中讀取圖形數(shù)據(jù)，按照步進(jìn)電機(jī)的控制算法，對(duì)每一條直線(xiàn)段進(jìn)行處理。同時(shí)通過(guò)RS232串口改變激光的工作模式、能量和脈沖重復(fù)率等參數(shù)，并控制激光器的出光。FLASH存儲(chǔ)器用來(lái)存放DSP程序，每次上電后，程序自動(dòng)由FLASH加載到DSP內(nèi)存。CPLD作為DSP的橋路來(lái)連接其他器件。
評(píng)論