考慮到FPGA并行計(jì)算的特點(diǎn)，利用流水線結(jié)構(gòu)同時(shí)計(jì)算多個(gè)Xm+p，Xm+p-1值，將串行迭代變?yōu)椴⑿械溥\(yùn)算步驟歸納如下：

本文提出的算法分為粗測頻(步驟1)和精測頻(步驟2，3)，頻率估計(jì)值為粗測結(jié)果與精測結(jié)果之和。
1．2 算法分析
本文算法與文獻(xiàn)提到的算法主要區(qū)別在于步驟3。算法將正弦波信號所在頻段[m-1，m+1]細(xì)化為5個(gè)子頻段，如圖1所示，并根據(jù)δ1值的大小判斷信號譜線位置，使信號的頻率位于某子頻段的中心區(qū)域再進(jìn)行頻率估計(jì)。

該算法也可認(rèn)為是對Rife算法的一種修正，通過適當(dāng)增加運(yùn)算量提高了估計(jì)精度。當(dāng)p=O及p=1時(shí)，該算法退化為Rife算法。
與MRife算法相比：MRife算法是通過對原始信號進(jìn)行平移，然后對平移后的信號做FFT，重新用Rife算法計(jì)算δ。從式(3)可以發(fā)現(xiàn)“信號平移+FFT”與Xm+p時(shí)域運(yùn)算是一致的，所不同的是，由于計(jì)算單個(gè)Xm+p只需N次復(fù)數(shù)乘法和N次復(fù)數(shù)加法，運(yùn)算量比“信號平移+FFT”小，因此本文算法可同時(shí)計(jì)算多個(gè)Xm+p，Xm+p-1，以提高估計(jì)精度。

2 算法硬件實(shí)現(xiàn)
本文算法充分利用了FPGA并行計(jì)算的優(yōu)點(diǎn)，在FPGA實(shí)現(xiàn)時(shí)采用流水線模式，經(jīng)過固有時(shí)間后，每個(gè)時(shí)鐘周期可以輸出一個(gè)指定操作的結(jié)果，提高了算法的運(yùn)算速度。
從前面的分析可知，整個(gè)測頻算法主要包括粗測頻和精測頻2個(gè)部分：首先對信號作FFT運(yùn)算并進(jìn)行譜峰搜索得到峰值位置；再通過插值FFT運(yùn)算得到頻率偏差δ1，δ2；粗測頻部分可以直接調(diào)用相關(guān)FPGA的FFT庫函數(shù)完成。從式(3)可知精測頻部分需要大量計(jì)算三角函數(shù)，本文采用查表法來實(shí)現(xiàn)。整個(gè)算法流程如圖2所示。