基于FPGA的Kalman濾波器的設(shè)計
加入技術(shù)交流群
R為測量數(shù)據(jù)的方差；Q為系統(tǒng)過程噪聲的方差，取值為
，根據(jù)經(jīng)驗可設(shè)置為測量數(shù)據(jù)方差的1／10；P的初值可選為單位陣，I為單位陣，X的處置可選為(0，0)T。算法示意圖，如圖1所示。本文引用地址：http://www.biyoush.com/article/191740.htm
將算法矩陣展開并寫成乘加形式，令
|
|
這些公式包含了一些加、減、乘、除的數(shù)學(xué)運算，用FPGA實現(xiàn)卡爾曼濾波就是用FPGA實現(xiàn)這些運算。
2 硬件設(shè)計
2．1 A／D選擇
ADSl251是TI公司生產(chǎn)的一種高精度、寬動態(tài)范圍的24位△～∑乏結(jié)構(gòu)的模數(shù)轉(zhuǎn)換器。采樣保持器的輸入形式采用差分模擬輸入方式，設(shè)計了一個簡單的電平轉(zhuǎn)換電路使得端和端之間的電壓波動范圍為士2．5 V。ADSl251的時鐘頻率由8 MHz的外部晶振提供，系統(tǒng)時鐘由FPGA給出。ADSl251的內(nèi)部結(jié)構(gòu)圖，如圖2所示。
評論