基于FPGA的電網(wǎng)實時數(shù)據(jù)采集與控制
加入技術交流群
隨著科學技術和國民經濟的快速發(fā)展，各種工業(yè)生產對電力系統(tǒng)對電能質量的要求越來越高，因此，對電網(wǎng)參數(shù)進行實時檢測與分析具有重要的意義。要解決電能質量問題，首先要建立電能質量各項指標的監(jiān)測和分析系統(tǒng)，對電網(wǎng)中的各種指標進行實時更新測量和數(shù)據(jù)采集。傳統(tǒng)的電網(wǎng)數(shù)據(jù)采集系統(tǒng)往往采用單片機或數(shù)字信號處理器(DSP)作為控制器，來控制模／數(shù)轉換器(ADC)、存儲器和其他外圍電路的工作。但是，由于單片機本身的指令周期以及處理速度的影響，其時鐘頻率較低，各種功能都要靠軟件的運行來實現(xiàn)，而軟件運行時間在整個采樣時間中占有很大的比例，效率較低，很難滿足系統(tǒng)對數(shù)據(jù)采集系統(tǒng)實時性和同步性的要求。由于對電網(wǎng)的諧波進行FFT分析時，電網(wǎng)頻率不是一成不變的，因此，以固定的采樣頻率對電信號進行采樣時，如電網(wǎng)頻率發(fā)生波動，采樣頻率將不能與輸入信號同步，因而會產生頻譜泄漏。事實上，除了產生頻譜泄露以外，對于離散傅里葉變換來說，非同步采樣時，即使信號含有單一頻率，其離散傅里葉變換也不可能求出信號的準確參數(shù)，而會產生柵欄效應。
為了解決這些不足，可在數(shù)據(jù)采樣部分采用高速A／D轉換芯片ADS7864，即在數(shù)據(jù)采集的控制部分則利用FPGA(可編程邏輯器件)直接控制ADS7864對模擬信號進行采樣。然后將轉換好的12位二進制數(shù)據(jù)迅速存儲到FPGA內部的存儲器中。為了提高諧波測量的精度，還可采用硬件描述語言VHDL來設計數(shù)字鎖相環(huán)和同步被測信號，以實現(xiàn)對誤差的修正。控制器則根據(jù)數(shù)字鎖相環(huán)模塊檢測出的信號頻率大小實時調整A／D轉換器的采樣頻率，以同步被測信號，提高測量精度。
1設計方案
圖1所示是本數(shù)據(jù)采集控制模塊的設計框圖。圖中，數(shù)字鎖相倍頻模塊每輸出一個有效的采樣觸發(fā)信號CLK，ADC控制器就完成一次6通道的采樣操作，然后停止等待下一個觸發(fā)脈沖的到來。時鐘管理模塊的作用是利用最小系統(tǒng)板上的50 MHz晶振輸入，經過編程進行1000分頻，以將其轉換成50 kHz提供給AD控制器。至于雙口RAM存儲模塊，由于QuqartusII內部有一個可調用的ROM宏功能模塊，因此，在使用時，只要將其調出，并按照本系統(tǒng)的要求對存儲容量和地址端口進行設置，就可以作為模塊來用。
評論