在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

    
    
    <address id="vxupu"><td id="vxupu"></td></address>

      <pre id="vxupu"><small id="vxupu"></small></pre>
      <dfn id="vxupu"></dfn>
      <div id="vxupu"><small id="vxupu"></small></div>
    1. 新聞中心

      EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > Allegro布線規(guī)則的設(shè)置

      Allegro布線規(guī)則的設(shè)置

      作者: 時間:2010-06-30 來源:網(wǎng)絡(luò) 收藏


      至此一組HOST 線設(shè)置完畢,用同樣的方法我們可以繼續(xù)將DDR 等部分的線設(shè)置完

      本文引用地址:http://www.biyoush.com/article/191677.htm

      3. 重新打開,選擇spacing rule set-set value,點擊ADD 添加HOST 8:10

      然后在Subclass 中,頂?shù)讓覮ine To Line 的間距為10,內(nèi)層為8.

      4. 選擇physical rule set-set value,點擊ADD 添加HOST 4/5

      然后在Subclass 中,頂?shù)讓拥木€寬為5,內(nèi)層為4.

      5. 無論是線寬還是線距都需要在assignment table 中進行和其他NET 的匹配。


      上一頁 1 2 下一頁

      關(guān)鍵詞: Allegro 布線規(guī)則

      評論


      相關(guān)推薦

      技術(shù)專區(qū)

      關(guān)閉