基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實現(xiàn)
加入技術(shù)交流群
2．2．3 塊浮點數(shù)據(jù)格式
在數(shù)字信號處理系統(tǒng)中，數(shù)據(jù)表示格式可分為定點制、浮點制和塊浮點制，它們在實現(xiàn)時對系統(tǒng)資源的要求不同，工作速度也不同，有著不同的適用范圍。定點表示法使用最多，簡單且速度快，但動態(tài)范圍有限，需要用合適的溢出控制規(guī)則(如定比例法)適當(dāng)壓縮輸入信號的動態(tài)范圍，但這樣會降低輸出信號的信噪比。浮點表示法的優(yōu)點是動態(tài)范圍大，可避免溢出，能在很大的動態(tài)范圍內(nèi)達(dá)到很高的信噪比，主要缺點是系統(tǒng)實現(xiàn)復(fù)雜，硬件需求量大，成本和功耗高，而且速度較慢。
塊浮點表示法兼有定點法和浮點法的某些優(yōu)點，是以上2種表示法的結(jié)合。這種表示法首先對一組數(shù)據(jù)進(jìn)行檢測，歸一化最大數(shù)的小數(shù)部分，再建立適當(dāng)?shù)闹笖?shù)。接著把剩下數(shù)據(jù)的小數(shù)部分轉(zhuǎn)化為合適的數(shù)，使它們可以使用最大數(shù)的指數(shù)。塊浮點算法的主要優(yōu)點是：大動態(tài)范圍、低截斷(或舍入)噪聲，是一種有效的數(shù)據(jù)表示形式。從芯片實現(xiàn)角度上看，塊浮點表示法能夠保證較高的信號處理質(zhì)量，尤其適用于FFT運算的場合。脈壓模塊中的FFT核帶有塊浮點運算的功能，整個運算過程中的數(shù)據(jù)格式表示如圖5所示。本文引用地址：http://www.biyoush.com/article/191544.htm
ADC輸入數(shù)據(jù)為14 b的二進(jìn)制補碼形式，對其低位補零擴(kuò)展為16 b(IP核要求的輸入精度)后送入FFT運算單元，輸出結(jié)果為16 b的定點數(shù)以及指數(shù)EXP1。復(fù)乘包括乘法和累加運算，即FFT結(jié)果與匹配系數(shù)進(jìn)行16 b×16 b的乘法運算，所得結(jié)果再進(jìn)行加法運算；在進(jìn)行加法運算前，所有數(shù)據(jù)擴(kuò)展為33 b以防止溢出的發(fā)生，最終數(shù)據(jù)截取高16 b送入IFFT處理單元，輸出為16 b的定點數(shù)和指數(shù)EXP2，將其與EXPl相加后
得到指數(shù)EXP。脈壓的最終結(jié)果即為IFFT后的16 b定點數(shù)以及指數(shù)EXP，兩者分別存儲在FPGA片內(nèi)RAM中。
2．3 脈沖壓縮模塊的測試
設(shè)輸入理想LFM信號參數(shù)如下：帶寬B=40 MHz；時寬T=6μs；系統(tǒng)樣本速率為60 MHz；使用海明窗加權(quán)。在上述條件下，脈沖壓縮系統(tǒng)的輸出結(jié)果對數(shù)圖如圖6所示。
在圖6中，橫軸代表距離采樣單元，即系統(tǒng)最小距離分辨率。通過系統(tǒng)實際處理結(jié)果與Madab仿真結(jié)果的對比驗證了設(shè)計的正確性和實用性。
3 結(jié)語
系統(tǒng)采用ADS5500完成14位、60 MSPS的數(shù)據(jù)采集，并在FPGA中實現(xiàn)1 024點的數(shù)字脈沖壓縮。設(shè)計采用并行流水方式提高工作速度，而塊浮點算法則充分保證運算的精度。IP核的復(fù)用大大降低硬件規(guī)模，從而使整個系統(tǒng)具有高速度、高精度和低功耗的特點。
評論