摘要：現(xiàn)代測(cè)試領(lǐng)城中，經(jīng)常需要信號(hào)發(fā)生器提供多種多樣的的測(cè)試信號(hào)去檢驗(yàn)實(shí)際電路中存在的設(shè)計(jì)問(wèn)題。傳統(tǒng)的信號(hào)發(fā)生器多采用模擬電路搭建。以正弦波信號(hào)發(fā)生器為例，結(jié)合DDS直接數(shù)字合成技術(shù)，基于FPGA設(shè)計(jì)其他外圍電路構(gòu)成正弦波信號(hào)發(fā)生器。相比傳統(tǒng)的模擬信號(hào)發(fā)生器，該電路具有設(shè)計(jì)簡(jiǎn)單，升級(jí)容易，波形穩(wěn)定等特點(diǎn)。
關(guān)鍵詞：FPGA；DDS；正弦波信號(hào)發(fā)生器

O 引言
信號(hào)發(fā)生器是用來(lái)為各種電路提供測(cè)試信號(hào)的儀器，在工程應(yīng)用和測(cè)試領(lǐng)域有著非常廣泛的應(yīng)用。目前傳統(tǒng)的信號(hào)發(fā)生器是使用模擬電路或者專用芯片搭建而成，但是存在頻率不商，穩(wěn)定性較差，且不易擴(kuò)展和調(diào)試的缺陷；而采用DDS直接數(shù)字頻率合成技術(shù)設(shè)計(jì)的信號(hào)發(fā)生器，改變了以往的設(shè)計(jì)思路，在精度、靈活性上大大超越了模擬信號(hào)發(fā)生器。隨著可編程邏輯器件FPGA的迅速發(fā)展，基于FPGA控制的DDS信號(hào)發(fā)生器使得電路設(shè)計(jì)更加簡(jiǎn)單，而且通過(guò)預(yù)留的端口可輕松進(jìn)行二次開發(fā)。本文通過(guò)Altera公司的EPFl0K10LC84-4芯片，成功實(shí)現(xiàn)了正弦波信號(hào)發(fā)生器。

1 系統(tǒng)硬件結(jié)構(gòu)
本系統(tǒng)由健盤電路、LED顯示、FPGA單元、D／A轉(zhuǎn)化和低通濾波器構(gòu)成。以FPGA為主控制芯片，結(jié)合DDS直接數(shù)字頻率合成技術(shù)產(chǎn)生正弦波信號(hào)。系統(tǒng)總體設(shè)計(jì)結(jié)構(gòu)見圖1。

1．1 鍵盤電路
在本系統(tǒng)中，通過(guò)鍵盤電路改變頻率控制字K，從而實(shí)現(xiàn)對(duì)正弦信號(hào)的頻率、相位的初始化設(shè)置。為了節(jié)省FPGA的I／O端口，簡(jiǎn)化硬件線路，鍵盤電路采用4×4矩陣式健盤。鍵盤共設(shè)有14個(gè)鍵，其中包括4個(gè)功能健。具體鍵盤按鍵設(shè)置如表1。

使用時(shí)先通過(guò)“0～9”、“↑”、“↑”12個(gè)設(shè)置按鍵輸入所需信號(hào)頻率，再按下ENTER執(zhí)行健，頻率控制字K將刷新，使得輸出信號(hào)頻率發(fā)生變化。CLR鍵用于將原有的設(shè)定值清零。