π／4-DQPSK差分解調(diào)器的數(shù)字化FPGA設(shè)計與實現(xiàn)
加入技術(shù)交流群
下面是A、B兩路乘法器的LPF輸出：
3 結(jié)束語
π／4-DQPSK差分解調(diào)算法的所有部分均可由VHDL編程實現(xiàn)。目前，整個過程已經(jīng)經(jīng)過功能仿真和時序仿真，并用OUARTUS II進行了綜
合、映射、布局布線，現(xiàn)已成功下載到Cyclone II中運行?？蓾M足預期的設(shè)計目標。該方案實現(xiàn)簡單，速度快，占用硬件資源少，非常適合工程應用。其軟件和硬件相結(jié)合的方法還具有體積小、功耗低、集成度高、可軟件升級、抗干擾能力強等特點，符合未來通信技術(shù)發(fā)展的方向。
fpga相關(guān)文章:fpga是什么
評論