基于HyperLynx的FPGA系統(tǒng)信號(hào)完整性仿真分析
4.2.1 時(shí)鐘信號(hào)的端接
時(shí)鐘信號(hào)網(wǎng)絡(luò)標(biāo)號(hào)為CLKIN,端接電阻阻值是51 Ω,SI仿真的結(jié)果如圖7所示,可見(jiàn)BoardSim仿真與在LineSim中的仿真相差無(wú)幾,滿足SI要求。本文引用地址:http://www.biyoush.com/article/191200.htm
4.2.2 數(shù)據(jù)線的端接
雖然用蛇行線可以解決信號(hào)的時(shí)序問(wèn)題,但要注意的是蛇形線對(duì)信號(hào)完整性有一定影響。蛇行線的間距越小、耦合長(zhǎng)度越長(zhǎng),則信號(hào)的串?dāng)_也越大,因此設(shè)計(jì)時(shí)需要注意這一點(diǎn)。表1是EP2C8與TMS320F2812之間的D0~D15這16根數(shù)據(jù)線長(zhǎng)度,最短的網(wǎng)絡(luò)是D14只有2.661inch,最長(zhǎng)的是D7有2.856 inch,長(zhǎng)度變化控制在(2.76±0.1)inch之內(nèi)。SI仿真結(jié)果見(jiàn)表2。
表2為BoardSim對(duì)數(shù)據(jù)線SI批量仿真結(jié)果。從中發(fā)現(xiàn)16根數(shù)據(jù)線的上升和下降沿的具體時(shí)延基本相當(dāng),說(shuō)明通過(guò)正確端接和等長(zhǎng)線保證了信號(hào)接收端的質(zhì)量和時(shí)延等要求。接著對(duì)這幾根數(shù)據(jù)線進(jìn)行批量的EMC仿真,仿真設(shè)定的標(biāo)準(zhǔn)是FCC和CISPR,結(jié)果為Net's EMCis within selected limits,可知系統(tǒng)滿足EMC要求。
5 結(jié)語(yǔ)
本文利用HyperLyn軟件和元器件的IBIS模型對(duì)TMS320F2812和EP2C8系統(tǒng)進(jìn)行了信號(hào)完整性仿真分析。通過(guò)分析可知,合適的端接電阻可以大大減小信號(hào)在導(dǎo)線上的反射和串?dāng)_。采用蛇形線的走線方案解決了高速數(shù)據(jù)線的時(shí)延問(wèn)題,走線長(zhǎng)度匹配后的數(shù)據(jù)線在上升/下降沿的具體時(shí)間基本相當(dāng),滿足SI要求。
評(píng)論