增量設(shè)計(jì)流程的六個(gè)實(shí)施步驟

　　步驟一：準(zhǔn)備采用增量流程的設(shè)計(jì)

　　創(chuàng)建設(shè)計(jì)后,使用Synplify Pro綜合工具中MultiPoint的第一步是在啟動(dòng)Synplify Pro時(shí)創(chuàng)建“實(shí)現(xiàn)選項(xiàng)”。該選項(xiàng)包含器件、速度級(jí)別、全局頻率,以及其它設(shè)計(jì)和優(yōu)化參數(shù)。之后,也可以創(chuàng)建一些采用不同參數(shù)或包含設(shè)計(jì)變更的實(shí)現(xiàn)方案來測(cè)試設(shè)計(jì)的變更效果。例如可為初始參數(shù)和HDL設(shè)計(jì)代碼創(chuàng)建名為“實(shí)現(xiàn)方案 1”的實(shí)現(xiàn)方案。

　　Synplify Pro的“Compile Only” (只有編譯) 功能有助于Synplify Pro的SCOPE約束編輯器理解設(shè)計(jì)的層次結(jié)構(gòu)。Synplify Pro中的SCOPE(r) 約束編輯器管理綜合和布局布線的約束條件,同時(shí)也用于定義各編譯點(diǎn)及其相應(yīng)的約束條件。編譯點(diǎn)和約束條件都保存在約束文件中,作為該實(shí)現(xiàn)方案的一部分,且約束條件已設(shè)置為編譯點(diǎn)定義的一部分。編譯點(diǎn)被定義在新的頂層約束文件中,或者說,編譯點(diǎn)的定義被添加到已有的頂層約束文件 (.sdc) 中。

　　然后,從Synplify Pro的工具條中啟動(dòng)SCOPE,并從“Select File Type”(選擇檔案類型) 對(duì)話框中選擇“Top Level Module”(頂層模塊)。使用這個(gè)菜單命令,你可根據(jù)設(shè)計(jì)識(shí)別出的模塊列表創(chuàng)建各編譯點(diǎn)。你可鎖定某些感興趣的模塊或功能區(qū)塊。這些被鎖定的區(qū)塊將被Synplify Pro識(shí)別為編譯點(diǎn),并同時(shí)設(shè)置好其它的一些頂層約束,如輸入/輸出延遲、時(shí)鐘頻率、或多循環(huán)路徑。

　　必須在相應(yīng)的 .sdc文檔中為每個(gè)編譯點(diǎn)規(guī)定其約束條件,并在頂層.sdc文件中為整個(gè)設(shè)計(jì)添加單獨(dú)的頂層約束條件。設(shè)計(jì)環(huán)境提供名為“Create SCOPE File”(創(chuàng)制 SCOPE 檔案) 的對(duì)話框,讓用戶輕松建立編譯點(diǎn)和約束條件。

　　在SCOPE中完成編譯點(diǎn)和約束的設(shè)置后,就可以對(duì)頂層設(shè)計(jì)進(jìn)行綜合處理。

　　步驟二：分析Synplify Pro的結(jié)果

　　評(píng)價(jià)綜合結(jié)果有幾種方法。Synplify Pro將時(shí)序和區(qū)域?qū)懭雽?shí)現(xiàn)方案目錄中的日志文檔。你可在Synplify Pro的HDL Analyst RTL和 Technology schematic views中評(píng)價(jià)設(shè)計(jì);確定其是否已達(dá)到設(shè)計(jì)目的。你也可查看和隔離某些關(guān)鍵路徑,搜索和標(biāo)出某些重點(diǎn)設(shè)計(jì)目標(biāo),在源文件間進(jìn)行交叉探測(cè)。在這個(gè)層面上發(fā)現(xiàn)的任何錯(cuò)誤都應(yīng)當(dāng)予以糾正。

　　步驟三：綜合或以增量方式重新綜合

　　Synplify Pro允許用戶以增量方式綜合設(shè)計(jì)或?qū)φ麄€(gè)設(shè)計(jì)進(jìn)行綜合。如果某一編譯點(diǎn)從未改變,Synplify Pro便會(huì)使用前次綜合運(yùn)行時(shí)產(chǎn)生的建模文件。你可選擇以增量方式綜合設(shè)計(jì) (即執(zhí)行“run incrementally”指令),該指令只綜合編譯點(diǎn);而且,只有那些已經(jīng)出現(xiàn)源代碼、約束或?qū)崿F(xiàn)變更的編譯點(diǎn)才會(huì)改變。也可用“re-synthesize all”(重新綜合所有) 指令重新綜合整個(gè)設(shè)計(jì)。一般來說,選擇以增量方式綜合設(shè)計(jì)比較省時(shí)。