基于雙FPGA的刀閘接口控制箱的設計
加入技術交流群
1．3 啟動、出口及自檢回路
為了實現(xiàn)出口閉鎖，設計了出口啟動電路，只有出口電路和啟動電路同時動作時才能把信號開出。為了防止電路故障而導致拒動，設計了啟動及出口回路的自檢電路如圖3所示。兩個FPGA各有一套完整的啟動及自檢回路，組合出口是利用兩個FPGA驅動的繼電器觸點進行“邏輯與”后實現(xiàn)出口。啟動自檢方法：關閉出口信號(OUT1高電平)，打開啟動繼電器(START低電平)；OP1導通，J1動作+24VC接通24 V電源、OP2導通，OUT_RET變?yōu)榈碗娖剑瑢崿F(xiàn)啟動自檢。出口自檢方法：關閉啟動繼電器(START高電平)，打開出口(OUT1低電平)；OP3、OP4導通，OUT_ RET變?yōu)榈碗娖?，實現(xiàn)出口回路自檢。多路出口自檢時，需要每一路輪流自檢，由于可能會有干擾，可以通過設定某一路10輪自檢均錯誤時才判定該回路故障。本文引用地址：http://www.biyoush.com/article/191175.htm
2 FPGA編程
本方案由于沒有主控單元(MCU)，需要接受上位機的指令并執(zhí)行相應功能。所以出口控制的實現(xiàn)都要依賴于FPGA，在每個FPGA中均設計啟動和出口自檢以及數(shù)據(jù)交換處理功能，功能如圖4所示，第二塊FPGA可以參考第一塊設計，F(xiàn)PGA2通過串口把自己的狀態(tài)提供給FPGA1，兩塊FPGA均是通過接收上位機的命令執(zhí)行相應的功能。
2．1 信息收發(fā)模塊
信息收發(fā)模塊：主要有命令接收、信息發(fā)送回路，在FPGA中做一個異步接收器、串并轉換器件，把接收到的數(shù)據(jù)存入命令緩沖區(qū)。把現(xiàn)場的狀態(tài)信息通過開入回路采集后存入狀態(tài)緩沖區(qū)，當收到回傳信息命令后把信息數(shù)據(jù)轉換為串行格式通過光發(fā)送模塊送出數(shù)據(jù)。功能框圖如圖5所示。
2．2 命令執(zhí)行模塊
命令執(zhí)行模塊包括：出口啟動、出口使能、出口傳動功能。命令執(zhí)行電路讀取存放在信息緩存中命令數(shù)據(jù)，接收到啟動命令時，啟動出口電源，為隨時出口做準備，其間沒有出口命令并且啟動故障消失時，啟動返回。當接收到出口命令時，執(zhí)行出口命令；啟動及出口命令發(fā)出后，通過硬件執(zhí)行電路驅動隔離開關閉合或斷開。并把執(zhí)行結果存入狀態(tài)信息緩存。功能框圖如圖6所示。
評論