摘要：為實現(xiàn)線性調(diào)頻信號的數(shù)字脈沖壓縮，設(shè)計一個FPGA硬件平臺，并著重提出一種基于FPGA IP核的脈沖壓縮設(shè)計方法。針對脈沖壓縮進(jìn)行了理論分析和Matlab仿真，設(shè)計完成后對系統(tǒng)軟、硬件進(jìn)行了全面測試，并根據(jù)實測數(shù)據(jù)對脈沖壓縮結(jié)果進(jìn)行了分析。結(jié)果表明，該系統(tǒng)可實現(xiàn)1 024點的脈沖壓縮功能，主副瓣比、主瓣寬度等指標(biāo)與理論仿真結(jié)果一致。該方法的參數(shù)設(shè)置靈活，可以簡化軟件設(shè)計，縮短研發(fā)周期。
關(guān)鍵詞：FPGA；IP核；脈沖壓縮；Matlab

0 引言
根據(jù)雷達(dá)分辨理論，為了使雷達(dá)作用距離遠(yuǎn)，同時又具有高的測距精度和好的距離、速度分辨力，雷達(dá)發(fā)射信號必須是大帶寬長脈沖形式。脈沖壓縮過程就是對大時寬帶寬積信號在接收時進(jìn)行匹配濾波，重新調(diào)整信號中各頻率分量的相對相位以得到窄脈沖信號，從而提高雷達(dá)的距離分辨力和測距精度。由于線性調(diào)頻信號產(chǎn)生較為方便，而且它對多普勒頻率不敏感，因此實際工程中常采用線性調(diào)頻信號作為脈壓信號。
近年來，隨著現(xiàn)場可編程門陣列(FPGA)在雷達(dá)信號處理中的廣泛應(yīng)用以及FPGA芯片技術(shù)的發(fā)展，為大家提供了一種較好解決數(shù)字脈壓的途徑。其中，利用IP核設(shè)計FPGA數(shù)字系統(tǒng)成為一種趨勢，這些知識產(chǎn)權(quán)核可以大大簡化FPGA的設(shè)計，加快設(shè)計速度，縮短研發(fā)周期，而且經(jīng)過不斷的優(yōu)化，IP核具有了更好的精度和更快的運算速度，實際的工程應(yīng)用效果很好。
本文以此為出發(fā)點，對線性調(diào)頻信號的脈沖壓縮進(jìn)行了研究，仿真，并提出了一種采用IP核設(shè)計脈沖壓縮的方法。

1 線性調(diào)頻信號的脈沖壓縮
1．1 脈沖壓縮的實現(xiàn)原理
脈沖壓縮可以采用“共軛濾波器對”的匹配濾波法和相關(guān)處理法。匹配濾波法對應(yīng)于頻域相乘，相關(guān)處理法對應(yīng)于時域卷積。依據(jù)傅里葉變換理論：時域卷積等效于頻域乘積。因此這兩種方法是等效的，只是一種方法在頻域?qū)崿F(xiàn)，而另一種方法在時域?qū)崿F(xiàn)?？紤]到運算量，工程上一般采用頻域法，可以利用快速FFT算法提高計算速度，然后將雷達(dá)回波與匹配濾波系數(shù)的頻域響應(yīng)相乘，再經(jīng)過IFFT處理得到脈沖壓縮結(jié)果。匹配濾波系數(shù)只與發(fā)射信號有關(guān)，預(yù)先可知，一般預(yù)先算好。
1．2 線性調(diào)頻信號的脈沖壓縮
一般在時寬帶寬積BT>30時，可以近似認(rèn)為線性調(diào)頻信號具有矩形振幅頻譜，因此其匹配濾波器也應(yīng)該具有矩形帶通振幅特性。線性調(diào)頻信號的匹配濾波器的近似頻率特性可描述為：

可以看出，線性調(diào)頻的脈沖壓縮結(jié)果具有sine函數(shù)形狀。主瓣寬度為1／B，第一旁瓣電平約為-13．2 dB。如果是多目標(biāo)環(huán)境，較大的旁瓣會埋沒附近的小目標(biāo)信號，為了抑制旁瓣，可以采用加權(quán)技術(shù)。其實質(zhì)就是對信號進(jìn)行失配處理以抑制旁瓣，其副作用是使輸出信號的主瓣降低并展寬。
1．3 理論仿真
設(shè)匹配濾波器的輸入信號是線性調(diào)頻I／Q基帶信號，帶寬為40 MHz，采樣頻率為100 MHz，脈沖寬度為6μs，信號幅度為1，通過Matlab對其進(jìn)行脈沖壓縮仿真。圖1中是輸入的I／Q基帶信號波形以及脈壓后的結(jié)果。從圖中可以看到脈壓后產(chǎn)生的窄脈沖，波形具有sine函數(shù)性質(zhì)，除主瓣外，時間軸上還有延伸的一串副瓣；還可看出，經(jīng)過海明加權(quán)后，第一副瓣比主瓣下降約40 dB，但主瓣寬度也有相應(yīng)的展寬。如圖2所示。