摘要 基于Flash存儲器的Hamming編碼原理，在Altera QuartusⅡ7．0開發(fā)環(huán)境下，實現(xiàn)ECC校驗功能。測試結(jié)果表明，該程序可實現(xiàn)每256 Byte數(shù)據(jù)生成3 Byte的ECC校驗數(shù)據(jù)，能夠檢測出1 bit錯誤和2 bit錯誤，對于1 bit錯誤還能找出其出錯位置并予以糾正，可應(yīng)用于NAND Flash讀寫控制器的FPGA設(shè)計，保證數(shù)據(jù)傳輸?shù)目煽啃浴?br />關(guān)鍵詞 ECC校驗；FPGA；NAND Flash；讀寫控制器

移動產(chǎn)品應(yīng)用領(lǐng)域，NAND Flash設(shè)備已成為人們解決高密度固態(tài)存儲的專用方法。信息技術(shù)的飛速發(fā)展，人們對信息的需求量也越來越大。因此，大量數(shù)據(jù)在系統(tǒng)內(nèi)部以及網(wǎng)絡(luò)之間存儲和傳遞時，對數(shù)據(jù)進(jìn)行檢測并更正可能出現(xiàn)的錯誤尤為重要。糾錯碼ECC(Error Correct-ion Code)滿足這一需求，其被稱為ECC校驗，是一種常用于NAND Flash讀寫控制器的校驗編碼。
ECC校驗負(fù)責(zé)檢測錯誤、維護(hù)ECC信息、更正由原數(shù)值改變了的單比特錯誤。所有ECC的操作處理都可由一個ECC模塊來控制，其作為一種簡單地存儲一映射接口，放置在NAND器件和處理器接口之間。該模塊一般包含Hamming編碼產(chǎn)生模塊和出錯位置模塊，分別用于產(chǎn)生ECC校驗碼和計算出錯位置。

1 Haremina編碼
Hamming編碼計算簡單。廣泛用于NAND Flash的Hamming算法，通過計算塊上數(shù)據(jù)包得到2個ECC值。為計算ECC值，數(shù)據(jù)包中的比特數(shù)據(jù)要先進(jìn)行分割，如1／2組、1／4組、1／8組等，直到其精度達(dá)到單個比特為止，以8 bit即1 Byte的數(shù)據(jù)包為例進(jìn)行說明，如圖1所示。

該數(shù)據(jù)按圖1所示方式進(jìn)行比特分割，分別得到上方的偶校驗值ECCe和下方的奇校驗值ECCo。其中，1／2校驗值經(jīng)“異或”操作構(gòu)成ECC校驗的最高有效位，同理1／4校驗值構(gòu)成ECC校驗的次高有效位，最低有效位由具體到比特的校驗值填補(bǔ)。圖2展示了兩個ECC校驗值的計算過程。

即偶校驗值ECCe為“101”，奇校驗值ECCo為“010”。圖1所示為只有1 Byte數(shù)據(jù)的數(shù)據(jù)包，更大的數(shù)據(jù)包需要更多的ECC值。事實上，每n bit的ECC數(shù)值可滿足2nbit數(shù)據(jù)包的校驗要求。又由于這種Hamming碼算法要求一對ECC數(shù)據(jù)(奇偶)，所以總共要求2n bit的ECC校驗數(shù)據(jù)來處理2nbit的數(shù)據(jù)包。
計算之后，原數(shù)據(jù)包和ECC數(shù)值都要寫入NAND器件。稍后，原數(shù)據(jù)包將從NAND器件中讀取，此時ECC值將重新計算。如果新計算的ECC不同于先前編入NAND器件的ECC，那么表明數(shù)據(jù)在讀寫過程中出錯。
例如，原始數(shù)據(jù)01010001中有1個單一的比特出現(xiàn)錯誤，出錯后的數(shù)據(jù)是01010101。經(jīng)前面所示方法計算，從圖3中可以清楚地看到由于數(shù)據(jù)發(fā)生了變化，2個新的ECC數(shù)值已不同與原來的ECC值。