對(duì)于a(n)的高位組合，單位積P2可以建立同樣的組合表。將P1和P2移位相加，即可得到濾波器的輸出結(jié)果。在此例中采用的是2位二進(jìn)制的權(quán)系數(shù)和輸入樣本，對(duì)于高精度的權(quán)系數(shù)和輸入樣本，只不過是增加更多的單位積P3，P4，…等等。
實(shí)際操作過程中，基于FPGA的FIR濾波器通過三步完成，第一步將輸入信號(hào)x(n)進(jìn)行移位延遲，形成n階抽頭，再將相互對(duì)稱的抽頭相加得到濾波器抽頭；第二步在FPGA中構(gòu)造ROM，按前一步產(chǎn)生的濾波器抽頭進(jìn)行查表運(yùn)算；最后將所有位的查表運(yùn)算結(jié)果移位相加得到濾波器輸出y(n)。

3 試驗(yàn)結(jié)果分析
采用Altera公司的FPGA器件EPF10K30實(shí)現(xiàn)10階的帶通FIR濾波器進(jìn)行試驗(yàn)。A／D采樣頻率為40 MHz，精度為12位，聲波中心頻率為5M-Hz。A／D采樣得到的原始聲波信號(hào)如圖3所示。經(jīng)過FIR濾波器處理后的聲波信號(hào)如圖4所示。

試驗(yàn)結(jié)果表明，采用FPGA實(shí)現(xiàn)的FIR濾波器有效地消弱了噪聲干擾，在保證實(shí)時(shí)性的基礎(chǔ)上，為后期處理提供了可靠的數(shù)據(jù)。

4 結(jié)論
針對(duì)超聲波信號(hào)中的噪聲采用基于FPGA的FIR濾波，提高了硬件電路的集成度，并取得了良好的消噪效果。在硬件實(shí)現(xiàn)過程中采用查表方法替代濾波過程中的乘法運(yùn)算，節(jié)省了占用的片內(nèi)資源，提高了處理速度。同時(shí)由于采用了并行硬件算法，其處理速度遠(yuǎn)高于CPU或DSP上的程序處理速度。