m序列的兩位控制數(shù)可以表示為m2m1，則整個頻率集肚的跳變規(guī)律描述如下：
設(shè)傳輸?shù)臄?shù)據(jù)經(jīng)編碼后為D2D1，當前頻點為q，則下一跳頻點q’為：

在滿足表2控制關(guān)系的基礎(chǔ)上，如果第刀跳與第n-2跳的頻點相同，則放棄當前m序列的控制作用，將跳頻子集變換，用(q’+N／4)modN代替q’的值。

2 短波差分跳頻系統(tǒng)的信號發(fā)生器的設(shè)計
2．1 短波差分跳頻信號發(fā)生器的整體設(shè)計
差分跳頻信號發(fā)生器的功能為根據(jù)傳輸信息數(shù)據(jù)、前一跳的差分跳頻信號頻率控制字、m序列和G函數(shù)規(guī)則產(chǎn)生當前跳的跳頻頻率控制字，由跳頻的頻率控制字來控制數(shù)字頻率合成器，產(chǎn)生對應頻率的數(shù)字差分跳頻信號，最后通過DA轉(zhuǎn)換模塊變?yōu)槟M差分跳頻信號輸出。
根據(jù)差分跳頻信號產(chǎn)生模塊的功能，并結(jié)合FPGA平臺的器件特性，設(shè)計的短波差分跳頻信號發(fā)生器的整體結(jié)構(gòu)如圖3所示。

從圖3可以看出差分跳頻信號發(fā)生器共包含6個關(guān)鍵模塊：DCM模塊、G函數(shù)運算模塊、頻率控制字解析模塊、數(shù)字頻率合成模塊、單頻數(shù)字載波提取模塊和DA轉(zhuǎn)換模塊。各模塊相互協(xié)作，共同實現(xiàn)差分跳頻系統(tǒng)信號發(fā)生器的功能。其中，DCM模塊為其他各模塊、各單元提供不同的時鐘驅(qū)動；DA轉(zhuǎn)換模塊將數(shù)字差分跳頻信號變?yōu)槟M差分跳頻信號輸出。其他關(guān)鍵模塊的設(shè)計將在下一節(jié)做詳細講述。
2．2 短波差分跳頻信號發(fā)生器的關(guān)鍵模塊設(shè)計
2．2．1 G函數(shù)運算模塊
G函數(shù)運算模塊共包括5個功能單元：串并轉(zhuǎn)換單元、m序列產(chǎn)生單元、m序列控制單元、G函數(shù)運算單元和G函數(shù)校驗單元。
串并轉(zhuǎn)換單元對輸入數(shù)據(jù)進行處理，由于數(shù)據(jù)每次只有1bit輸入，因此輸入數(shù)據(jù)經(jīng)串并轉(zhuǎn)換單元后，可以變?yōu)槊看蝹鬏?bits或4bits數(shù)據(jù)。
m序列生成單元利用多級線性反饋移位寄存器生成m序列。
m序列控制單元將每次選取m序列的兩個最高位作為m序列控制位，控制差分跳頻信號頻率控制字所在的子集。
G函數(shù)運算單元根據(jù)G函數(shù)規(guī)則、m序列的兩位控制位、傳輸?shù)臄?shù)據(jù)信息以及前一跳的跳頻頻率控制字，產(chǎn)生當前跳的跳頻頻率控制字。
G函數(shù)校驗單元判斷第n跳和n-2跳的跳頻頻率控制字是否相同，如果相同，則放棄當前m序列的控制作用，將跳頻子集變換，用另一個規(guī)則產(chǎn)生當前跳的跳頻頻率控制字。
2．2．2 數(shù)字頻率合成模塊
數(shù)字頻率合成子模塊共包含8個數(shù)字頻率合成器，用來產(chǎn)生不同頻率的數(shù)字載波信號。差分跳頻信號產(chǎn)生邏輯控制模塊根據(jù)差分跳頻信號頻率控制字產(chǎn)生對應數(shù)字頻率合成單元的控制信號，為節(jié)省輸入輸出端口，在控制信號和時鐘驅(qū)動信號的控制下，1個數(shù)字頻率合成單元產(chǎn)生的不同頻率的數(shù)字載波信號經(jīng)過時鐘交疊合并為一路數(shù)字信號，同時生成一個通道交互信號，差分跳頻信號產(chǎn)生邏輯控制子模塊根據(jù)頻率控制字所指定的單一頻率的數(shù)字載波信號所在通道，按通道交互信號進行單一頻率數(shù)字載波信號的提取。
2．2．3 頻率控制字解析模塊和單頻數(shù)字載波提取模塊
頻率控制字解析單元在輸入時鐘的控制下，將頻率控制字解析，產(chǎn)生數(shù)字頻率合成器選擇控制信號和通道選擇控制信號，同時將通道選擇控制信號發(fā)送給數(shù)字載波信號合并控制單元。數(shù)字載波信號合并控制模塊通過通道交互信號、數(shù)字頻率合成模塊輸出的數(shù)字信號和通道選擇控制信號，在時鐘的驅(qū)動下，將數(shù)字載波信號合并為一路信號輸出。最后將數(shù)字信號輸出發(fā)送給DA轉(zhuǎn)換模塊，將其變?yōu)槟M信號。