根據(jù)ADS7864的時(shí)序圖，在FPGA芯片EP2C20Q240中采用狀態(tài)機(jī)來(lái)設(shè)計(jì)A/D轉(zhuǎn)換控制模塊，在Quartus II 7.2中進(jìn)行了仿真，數(shù)據(jù)讀取方式為循環(huán)模式，仿真結(jié)果如圖5所示。

　　2.3 頻率測(cè)量模塊

　　在頻率測(cè)量模塊中，首先對(duì)電壓信號(hào)進(jìn)行濾波和整形，經(jīng)過(guò)比較器后得到一個(gè)方波信號(hào)，輸出的方波信號(hào)作為頻率測(cè)量模塊的輸入信號(hào)。常用的頻率測(cè)量方法有直接測(cè)頻法、測(cè)周期法和等精度測(cè)頻法。直接測(cè)頻法的基本原理是在單位時(shí)間T內(nèi)對(duì)被測(cè)脈沖信號(hào)進(jìn)行計(jì)數(shù)，若脈沖數(shù)為N，被測(cè)信號(hào)的頻率為f=N/T；測(cè)周法是用被測(cè)信號(hào)作為測(cè)量時(shí)間閘門(mén)，在被測(cè)脈沖的一個(gè)周期內(nèi)，對(duì)周期為T(mén)的標(biāo)準(zhǔn)信號(hào)進(jìn)行計(jì)數(shù)，得到的計(jì)數(shù)值為N，則所測(cè)信號(hào)的頻率為f=1/（T×N）。但是這兩種方法都會(huì)產(chǎn)生±1的誤差，直接測(cè)頻法側(cè)重于高頻應(yīng)用，而測(cè)周法側(cè)重于低頻應(yīng)用。本文采用等精度測(cè)頻法，等精度頻率測(cè)量方法是在直接測(cè)頻方法基礎(chǔ)上發(fā)展而來(lái)的，它的實(shí)際閘門(mén)時(shí)間是不固定的，而是被測(cè)信號(hào)周期的整數(shù)倍，故與被測(cè)信號(hào)同步，因此又稱(chēng)為多周期同步法。此方法消除了對(duì)被測(cè)信號(hào)計(jì)數(shù)時(shí)產(chǎn)生的±1個(gè)數(shù)字誤差，測(cè)量精度大大提高，而且實(shí)現(xiàn)了在整個(gè)測(cè)量期間的等精度測(cè)量，具有精度高及在測(cè)量過(guò)程中精度保持恒定的特點(diǎn)，且不隨被測(cè)號(hào)變化而變化。等精度測(cè)頻法的基本原理如圖6所示。