摘要：針對(duì)信號(hào)發(fā)生器時(shí)輸出頻率精度高和幅值可調(diào)的要求，采用直接數(shù)字頻率合成(DDS)技術(shù)，提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號(hào)發(fā)生器設(shè)計(jì)方案。采用AT89S52單片機(jī)為控制器，控制FPGA產(chǎn)生波形的數(shù)字信號(hào)，結(jié)合雙數(shù)模(D／A)轉(zhuǎn)換器及低通濾波器，最終實(shí)現(xiàn)輸出信號(hào)幅值0～5 V可調(diào)，分辨率為10 bits；頻率范圍1 Hz～10 MHz可調(diào)，最小分辨率為1 Hz；頻率穩(wěn)定度優(yōu)于10-4。信號(hào)參數(shù)可通過(guò)鍵盤(pán)進(jìn)行設(shè)置，并在LCD上輸出。由于FPGA的可編程性，易于對(duì)系統(tǒng)進(jìn)行升級(jí)和優(yōu)化。
關(guān)鍵詞：FPGA；信號(hào)發(fā)生器；DDS；單片機(jī)；VHDL

直接數(shù)字頻率合成(DDS)技術(shù)具有相對(duì)頻帶寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出信號(hào)相位連續(xù)、能夠?qū)崿F(xiàn)全數(shù)字自動(dòng)化控制等優(yōu)點(diǎn)，已經(jīng)逐步成為高性能信號(hào)發(fā)生器的核心技術(shù)?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件具有工作速度快、集成度高、可靠性好和現(xiàn)場(chǎng)可編程等優(yōu)點(diǎn)，在現(xiàn)代電子設(shè)備中的應(yīng)用越來(lái)越廣。
本文采用DDS技術(shù)和FPGA芯片設(shè)計(jì)了一種頻率可調(diào)的信號(hào)發(fā)生器，可輸出正弦波、方波、三角波和鋸齒波等數(shù)字信號(hào)，其頻率范圍廣，穩(wěn)定性好，精度高，系統(tǒng)靈活，易于升級(jí)。

1 系統(tǒng)總體設(shè)計(jì)
系統(tǒng)框圖如圖1所示，它由單片機(jī)控制模塊、FPGA波形產(chǎn)生模塊、幅度控制模塊、數(shù)模轉(zhuǎn)換(DAC)模塊、低通濾波模塊、鍵盤(pán)輸入和液晶顯示模塊組成。FPGA模塊采用DDS技術(shù)，可產(chǎn)生正弦波、方波、三角波或鋸齒波的數(shù)字信號(hào)，經(jīng)D／A轉(zhuǎn)換、低通濾波后輸出。其波形類型及頻率大小通過(guò)單片機(jī)直接控制，輸出信號(hào)幅度的控制由單片機(jī)通過(guò)幅度控制模塊改變數(shù)模轉(zhuǎn)換模塊的參考電壓來(lái)間接實(shí)現(xiàn)。

2 功能模塊設(shè)計(jì)
2．1 FPGA模塊
該模塊根據(jù)MCU提供的頻率控制字K及波形選擇字，利用DDS技術(shù)產(chǎn)生波形數(shù)字信號(hào)，通過(guò)數(shù)模轉(zhuǎn)換器DAC變成階梯波，再經(jīng)過(guò)低通濾波器平滑后就可以得到合成的信號(hào)波形。此模塊主要由相位累加器、相位寄存器和波形查找表構(gòu)成，其原理框圖如圖2所示。其中，fc為輸入基準(zhǔn)時(shí)鐘頻率，fo為輸出信號(hào)頻率，K、N、L分別為頻率控制字、相位累加／寄存器、波形查找表和D／A轉(zhuǎn)換器的字長(zhǎng)。