在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > EDA/PCB > 設計應用 > 基于FPGA與ARM的遙測數(shù)據(jù)網(wǎng)絡化采集

            基于FPGA與ARM的遙測數(shù)據(jù)網(wǎng)絡化采集

            作者: 時間:2011-11-12 來源:網(wǎng)絡 收藏

            摘要:現(xiàn)有的遙測接收機為PCI接口,需安裝在工控機上使用,為實現(xiàn)設備小型化、便攜化,設計實現(xiàn)了小型接口遙測解調(diào)模塊,可配合帶有網(wǎng)口的計算機使用。采用進行的幀同步與IRIG—B時碼解調(diào),將接收到的添加時碼后發(fā)送給處理器中的Linux系統(tǒng),并編寫Linux 2.6下的驅(qū)動程序,實現(xiàn)數(shù)據(jù)的讀取,然后通過網(wǎng)卡以TCP/IP格式發(fā)給主機,主機實現(xiàn)數(shù)據(jù)存儲與顯示。
            關鍵詞:FPGA;幀同步;;;化;Linux

            以太網(wǎng)接口通信速度快,傳輸可靠,使用和配置方便,對于20 Mb/s以下的碼速率,100 Mb/s的網(wǎng)卡可以進行不丟包轉(zhuǎn)發(fā),采用TCP包格式還可使設備小型化,便于數(shù)據(jù)的轉(zhuǎn)發(fā),因此有必要擴展設備的以太網(wǎng)功能。

            1 整體模塊設計
            1.1 系統(tǒng)設計
            系統(tǒng)設計框圖如圖1所示。其中,采編器或接收機解調(diào)輸出的PCM信號及時鐘輸入到FPGA中進行幀同步,IRIG—B碼信息也送到FPGA中進行解調(diào),得到時間信息。數(shù)據(jù)與時間一起存入SRAM乒乓緩沖區(qū)中,達到一定大小后,F(xiàn)PGA向處理器發(fā)器中斷,ARM中運行的Linux系統(tǒng),將數(shù)據(jù)取走,進行TCP/IP打包,發(fā)送給接收計算機。

            本文引用地址:http://www.biyoush.com/article/190977.htm

            a.JPG


            在設備開始工作前,需要在計算機端進行參數(shù)設置,計算機TCP/IP包將參數(shù)發(fā)送給ARM處理器,由ARM處理器轉(zhuǎn)發(fā)給FPGA。幀同步器的設計中,碼速率為100b/s~10Mb/s,幀長為4~4 096Word,幀同步碼組為4~32,ARM網(wǎng)卡為100Mb/s。
            1.2 硬件實現(xiàn)
            PCB采用6層結(jié)構(gòu),相鄰布線層,水平垂直交叉,電路層與電源層單獨分開,提供良好的電磁兼容特性。
            1.2.1 FPGA
            FPGA選擇EP1C12,為實現(xiàn)乒乓緩沖結(jié)構(gòu),采用SRAM為IS61LV25616。輸入信號使用SMA線纜連接,在傳輸過程中會引入衰減,信號輸入輸出易出現(xiàn)阻抗不匹配的情況,選用AD8556構(gòu)成射隨器,對輸入信號進行匹配,同時也增大模擬源的輸出能力。
            1.2.2 ARM
            在此采用S3C2440,內(nèi)核為ARM920T,最高頻率為400 MHz,帶MMU支持操作系統(tǒng)。內(nèi)存采用2×32 MB的SDRAM,存儲采用128 MB NAND FLASH,網(wǎng)卡采用DM9000A。
            1.2.3 ARM與FPGA的接口連接
            這里采用總線接口,將FPGA作為一個存儲設備掛在ARM的存儲器總線上,如圖2所示。

            b.JPG


            FPGA在ARM中起始地址為0x18000000,以4 B對齊,占用0x80個地址,地址范圍為0x18000000~Ox1800007C,中斷為EINT0。
            在FPGA內(nèi)部采用讀/寫指針來模擬FIFO,用一個地址來讀取FPGA數(shù)據(jù),其余地址用于配置幀同步器與模擬源的參數(shù)。

            2 幀同步與B碼解調(diào)
            FPGA完成PCM數(shù)據(jù)的幀同步和解調(diào)B碼,寫入到乒乓SRAM緩沖區(qū)中,實現(xiàn)如圖3所示。

            c.JPG


            上一頁 1 2 3 下一頁

            評論


            相關推薦

            技術(shù)專區(qū)

            關閉