2．測試階段配置靈活性的優(yōu)點(diǎn)

因為配置寄存器的靈活性，用戶還可以選擇另一個功能。存儲器可以分成兩個主要設(shè)置。第一個設(shè)置主要用于應(yīng)用測試階段。在這個階段，所有的指令都必須可用，以全面檢測電路板以及存儲器的功能。此外，可以臨時讓存儲器工作環(huán)境受應(yīng)力作用，例如，減少時鐘周期次數(shù)且/或提高輸出緩沖的強(qiáng)度，以改進(jìn)線路負(fù)載情況的匹配性。

可以通過易失性配置寄存器查找最佳的存儲器設(shè)置。當(dāng)發(fā)現(xiàn)最佳的條件時，設(shè)置信息可能會保存到非易失性配置寄存器內(nèi)。在下一次系統(tǒng)上電后，創(chuàng)新的SPI存儲器將進(jìn)入所需的工作模式，這實際上就第二個(最終)設(shè)置，在此模式下，存儲器的工作方式完全不同于測試階段。

如前文所述，在最終應(yīng)用中，存儲器不再是一個傳統(tǒng)的SPI存儲器。如果微控制器將閃存指定為僅高吞吐量的讀取數(shù)據(jù)，則可以有效地去除標(biāo)準(zhǔn)SPI存儲器的指令解碼階段。此外，在非易失性配置寄存器內(nèi)寫入一個適合的位，還可以縮短上電時間。

3．單線、雙線或四線指令協(xié)議

配置寄存器的最大亮點(diǎn)是，除工業(yè)標(biāo)準(zhǔn)的單線命令協(xié)議外，還可以通過兩個或四個引腳發(fā)送8位指令代碼來控制SPI閃存。在SPI閃存的全程工作階段(命令、地址和數(shù)據(jù))，微控制器能夠與位信息交換并行化的存儲器互動，這個時候，微控制器就需要這個雙線或四線命令傳送功能。圖3給出了用四個引腳發(fā)出一些指令的示例。

表2列出了當(dāng)芯片組不需要發(fā)送指令代碼時每個協(xié)議縮短的隨機(jī)訪問時間。

配置寄存器的靈活性

由于內(nèi)置配置寄存器，存儲器可以設(shè)置成5個不同的XIP模式，能夠適合特定的應(yīng)用需求和性能，通過節(jié)省指令時鐘周期開銷來縮短存儲器隨機(jī)訪問時間。這個改進(jìn)的性能可用于XIP應(yīng)用，直接在SPI閃存內(nèi)執(zhí)行代碼，無需把代碼下載到RAM存儲器。

為提供最佳的應(yīng)用靈活性，N25Q閃存可通過兩種方法進(jìn)入XIP模式。第一種是非易失性配置方法，我們推薦在直接啟動系統(tǒng)進(jìn)入所需的XIP模式的最終應(yīng)用中使用這種方法；第二種是易失性配置方法，我們建議在啟動系統(tǒng)進(jìn)入存儲器標(biāo)準(zhǔn)模式的應(yīng)用中使用這種方法。

由于配置寄存器提供的可選配置功能，這款產(chǎn)品是市場上首個提供這兩種配置方法的四位I/O解決方案。除嵌入式系統(tǒng)的傳統(tǒng)的3V Vcc 電壓范圍外，很多供應(yīng)商開始提供無線應(yīng)用需要的1.8V SPI閃存(還需要特別關(guān)注能效)。

為什么SPI閃存內(nèi)置配置寄存器？

SPI閃存解決方案的主要優(yōu)點(diǎn)是引腳數(shù)量少，可以簡化電路板布局，降低系統(tǒng)總體成本，實現(xiàn)非?？臻g緊湊的解決方案。此外，不同的存儲容量共用同一協(xié)議和引腳配置，使存儲器容量可以自由擴(kuò)減，并支持在一條總線上連接不同的器件。

與并行閃存相比，傳統(tǒng)的SPI閃存解決方案的典型缺點(diǎn)是隨機(jī)訪問時間過長，因為SPI是一個固定、緩慢的同步協(xié)議，所以應(yīng)用靈活性不高。配置寄存器架構(gòu)的目的是克服傳統(tǒng)SPI閃存的兩大缺陷，同時保留原有優(yōu)點(diǎn)。