在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > VHDL語言應(yīng)用實例指導(dǎo)

            VHDL語言應(yīng)用實例指導(dǎo)

            作者: 時間:2012-02-15 來源:網(wǎng)絡(luò) 收藏

            中的標(biāo)識符可以是常數(shù)、變量、信號、端口、子程序或參數(shù)的名字。使用標(biāo)識符要遵守如下法則:

            本文引用地址:http://www.biyoush.com/article/190769.htm

            ·標(biāo)識符由字母(A…Z;a…z)、數(shù)字和下劃線字符組成。

            ·任何標(biāo)識符必須以英文字母開頭。

            ·末字符不能為下劃線。

            ·不允許出現(xiàn)兩個連續(xù)下劃線。

            ·標(biāo)識符中不區(qū)分大小寫字母。

            ·定義的保留子或稱關(guān)鍵字,不能用作標(biāo)識符。

            ·中的注釋由兩個連續(xù)的短線(--)開始,直到行尾。

            以下是非法標(biāo)識符:
            -Decoder —起始不能為非英文字母
            3DOP —起始不能為數(shù)字
            Large#number —“#”不能成為標(biāo)識符的構(gòu)成符號
            Data__bus —不能有雙下劃線
            Copper_ —最后字符不能為下劃線
            On —關(guān)鍵字不能用作標(biāo)識符。

            注:在AHDL語言中標(biāo)識符要區(qū)分大小寫,但在VHDL語言中不區(qū)分大小寫。所以寫程序時,一定要養(yǎng)成良好的書寫習(xí)慣,應(yīng)用關(guān)鍵字時用大寫,自己定義的標(biāo)識符用小寫。

            標(biāo)識符表示的幾種數(shù)據(jù)對象的詳細(xì)說明如下:

            1) 常數(shù)(Constant )

            常數(shù)是一個固定的值,主要是為了使設(shè)計實體中的常數(shù)更容易閱讀和修改。常數(shù)一被賦值就不能在改變。一般格式:

            CONSTANT 常數(shù)名:數(shù)據(jù)類型:=表達(dá)式;
            例:CONSTANT Vcc: REAL: =5.0;
            —設(shè)計實體的電源電壓指定

            常數(shù)所賦得值應(yīng)與定義的數(shù)據(jù)類型一致。

            常量的使用范圍取決于它被定義的位置。程序包中定義的常量具有最大的全局化特性,可以用在調(diào)用此程序包的所有設(shè)計實體中;設(shè)計實體中某一結(jié)構(gòu)體中定義的常量只能用于此結(jié)構(gòu)體;結(jié)構(gòu)體中某一單元定義的常量,如一個進(jìn)程中,這個常量只能用在這一進(jìn)程中。

            2) 變量(Variable)

            變量是一個局部變量,它只能在進(jìn)程語句、函數(shù)語句和進(jìn)程語句結(jié)構(gòu)中使用。用作局部數(shù)據(jù)存儲。在仿真過程中。它不像信號那樣,到了規(guī)定的仿真時間才進(jìn)行賦值,變量的賦值是立即生效的。變量常用在實現(xiàn)某種算法的賦值語句中。

            一般格式:

            VARIABLE 變量名 數(shù)據(jù)類型 約束條件:=表達(dá)式;
            例:VARIABLE x,y:INTEGER; —定義x,y為整數(shù)變量
            VARIABLE count: INTEGER RANGE0 TO255:=10; —定義計數(shù)變量范圍

            變量的適用范圍僅限于定義了變量的進(jìn)程或子程序中。若將變量用于進(jìn)程之外,必須該值賦給一個相同的類型的信號,即進(jìn)程之間傳遞數(shù)據(jù)靠的信號。

            變量賦值語句的語法格式如下:
            目標(biāo)變量:=表達(dá)式;

            變量賦值符號是“:=”。賦值語句右方的表達(dá)式必須是一個與目標(biāo)變量有相同數(shù)據(jù)類型的數(shù)值。變量不能用于硬件連線和存儲元件。

            3) 信號(Signal)

            信號是描述硬件系統(tǒng)的基本數(shù)據(jù)對象,它類似于連接線,它除了沒有數(shù)據(jù)流動方向說明以外,其它性質(zhì)與實體的端口(Port)概念一致。變量的值可以傳遞給信號,而信號的值不能傳遞給變量。信號通常在構(gòu)造體、包集合和實體中說明。信號說明格式為:

            SIGNAL 信號名: 數(shù)據(jù)類型;

            信號初始值的設(shè)置不是必需的,而且初始值僅在VHDL的行為仿真中有效。

            1. 變量

            變量只能在進(jìn)程、函數(shù)和過程中使用,一旦賦值立即生效。
            例:VARIABLE x, y: INTEGER;
            VARIABLE count: INTEGER RANGE 0 TO 255:=10;

            2. 信號

            信號除了沒有方向的概念以外幾乎和端口概念一致。
            例:SIGNAL sys_clk: BIT:=’0’;
            SIGNAL ground: BIT:=’0’

            在程序中,信號值輸入信號時采用代入符”=”,而不是賦值符“:=”,同時信號可以附加延時。

            信號傳送語句:
            s1=s2 AFTER 10ns

            信號是一個全局量,可以用來進(jìn)行進(jìn)程之間的通信

            3. 信號與變量的區(qū)別:

            信號賦值可以有延遲時間,變量賦值無時間延遲;

            信號除當(dāng)前值外還有許多相關(guān)值,如歷史信息等,變量只有當(dāng)前值;

            進(jìn)程對信號敏感,對變量不敏感;

            信號可以是多個進(jìn)程的全局信號,但變量只在定義它之后的順序域可見;

            信號可以看作硬件的一根連線,但變量無此對應(yīng)關(guān)系。

            例:ENTITY reg1 IS
            PORT ( d : in BIT;
            clk : in BIT;
            q : out BIT);
            END reg1;
            ARCHITECTURE reg1 OF reg1 IS
            SIGNAL a, b : BIT;
            BEGIN
            PROCESS (clk)
            BEGIN
            IF clk='1' AND clk’event THEN
            a = d;
            b = a;
            q = b;
            END IF;
            END PROCESS;
            END reg1;

            4.jpg

            ENTITY reg1 IS
            PORT ( d : in BIT;
            clk : in BIT;
            q : out BIT);
            END reg1;
            ARCHITECTURE reg1 OF reg1 IS
            BEGIN
            PROCESS (clk)
            VARIABLE a, b : BIT;
            BEGIN
            IF clk='1' AND clk’event THEN
            a := d;
            b := a;
            q = b;
            END IF;
            END PROCESS;
            END reg1;

            5.jpg



            關(guān)鍵詞: VHDL 應(yīng)用實例

            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉