摘要 提出了一種PCI總線從設(shè)備的CPLD實現(xiàn)方法。該方法遵從PCI規(guī)范2．2版，實現(xiàn)了資源自動配置并且支持?jǐn)?shù)據(jù)突發(fā)傳輸。試驗證明該方法的有效性，其突發(fā)傳輸速率可達(dá)20 MB·s-1。
關(guān)鍵詞 PCI總線；從設(shè)備接口；CPLD

近年來隨著計算機(jī)技術(shù)的發(fā)展，PCI局部總線已逐步取代ISA總線成為家用電腦的標(biāo)準(zhǔn)總線。PCI總線具有總線主控能力，在33 MHz時鐘的工作條件下，突發(fā)傳輸速率峰值可達(dá)132 MB·s-1；其次它擁有獨(dú)立的配置空間，可實現(xiàn)即插即用。這些優(yōu)點(diǎn)使得PCI總線在數(shù)據(jù)采集、嵌入式系統(tǒng)和測控等領(lǐng)域得到廣泛應(yīng)用。
實現(xiàn)PCI總線協(xié)議目前主要有專用接口芯片和CPLD實現(xiàn)兩種方式。專用接口芯片使用簡單方便、工作穩(wěn)定可靠，但往往具體應(yīng)用中只用到部分功能，并且需要可編程邏輯配合使用，這樣不僅浪費(fèi)專用芯片的資源，而且也增加了電路板面積。采用Complex Programmable Logic Device(CPLD)實現(xiàn)突出的優(yōu)點(diǎn)就在于其靈活的可編程性，這使得硬件電路的升級只需改進(jìn)軟件就可實現(xiàn)，大大提高了硬件平臺的通用性；此外CPLD內(nèi)部有豐富的邏輯資源，可將用戶控制邏輯和PCI接口邏輯在同一塊芯片中實現(xiàn)，這樣不僅充分利用了邏輯資源，還能使系統(tǒng)設(shè)計顯得更加緊湊。
文中主要介紹了采用CPLD實現(xiàn)32 bit 33 MHzPCI從設(shè)備接口的設(shè)計方法，該從設(shè)備接口模塊遵從PCI規(guī)范2．2版，實現(xiàn)了資源的自動配置，支持突發(fā)傳輸，并為用戶提供了一個簡單的接口。設(shè)計完成后配置到一塊PCI開發(fā)板上的CPLD中，系統(tǒng)工作穩(wěn)定、可靠，驗證了該設(shè)計方法的工程可行性。

1 PCI總線協(xié)議簡介
一個PCI系統(tǒng)中，如果某設(shè)備取得了總線控制權(quán)，就稱其為主設(shè)備；而被主設(shè)備選中以進(jìn)行通信的設(shè)備稱為從設(shè)備或目標(biāo)設(shè)備。PCI接口信號線共有100根，分為系統(tǒng)信號、仲裁信號、接口控制信號、地址／數(shù)據(jù)線、錯誤報告信號、中斷信號等類型，其中作為從設(shè)備至少需要47條信號線。表1中列出了從設(shè)備接口設(shè)計必需的接口信號及說明。

一個完整的PCI總線交易過程如下：要發(fā)起數(shù)據(jù)交易的設(shè)備先置REQ#，在得到仲裁器的許可(GNT#)后，通過拉低FRAME#啟動一個傳輸交易(TRA NSACTION)，并同時在AD[31：0]總線上放置地址，在CBE[3：0]總線上放置命令。PCI總線上所有的設(shè)備都對此地址譯碼，被選中的從設(shè)備要置DEVSEL#有效以聲明自己被選中，同時對命令譯碼確定訪問類型。在接下來的數(shù)據(jù)期中，IRDY#和TRDY#分別表示主、從設(shè)備準(zhǔn)備好。兩者同時有效，則在時鐘上升沿傳輸數(shù)據(jù)；主從雙方可以分別通過使IRDY#或TRDY#無效，在數(shù)據(jù)期中插入等待周期。數(shù)據(jù)傳輸結(jié)束前，主設(shè)備通過撤銷FRAME#并建立IRDY#標(biāo)明只剩最后一組數(shù)據(jù)要傳輸，并在數(shù)據(jù)傳輸完后放開IRDY#以釋放總線控制權(quán)。從設(shè)備也可以通過有效STOP#信號來請求終止傳輸，從設(shè)備斷開連接有RETRY、DISCONNECT和ABORT3種情況，RETRY是由于數(shù)據(jù)傳輸?shù)钠鹗甲止?jié)超過16個PCI時鐘周期引起的；DISCONNECT是由于在數(shù)據(jù)傳輸?shù)姆瞧鹗甲止?jié)，從設(shè)備在8個時鐘周期里不能對主設(shè)備做出反應(yīng)引起的；ABORT是由于目標(biāo)設(shè)備發(fā)現(xiàn)嚴(yán)重錯誤或者不能完成數(shù)據(jù)請求，而使STOP#和DEVSEL#都無效來終止當(dāng)前進(jìn)程。傳輸終止后總線進(jìn)入空閑狀態(tài)，等待下個PCI總線交易開始。
表1中，#表示信號低電平有效，否則為高電平有效。IN表示標(biāo)準(zhǔn)的輸入信號，OUT表示標(biāo)準(zhǔn)的輸出驅(qū)動信號，T／S表示雙向的三態(tài)輸入／輸出信號，S／T／S表示持續(xù)且低電平有效的三態(tài)信號，O／D表示漏極開路信號。

2 PCI從設(shè)備接口的CPLD實現(xiàn)
設(shè)計的32 bit 33 MHz PCI從設(shè)備接口的內(nèi)部結(jié)構(gòu)框圖如圖1所示，由結(jié)構(gòu)圖可以看出它主要由狀態(tài)機(jī)、配置空間、譯碼模塊、數(shù)據(jù)通道、奇偶校驗和重試模塊組成。PCI從設(shè)備接口實現(xiàn)的功能是將一個不符合PCI總線協(xié)議的設(shè)備橋接到PCI總線上，為計算機(jī)PCI總線和用戶應(yīng)用之間傳輸數(shù)據(jù)提供一個數(shù)據(jù)通道。該從設(shè)備接口為用戶提供了一個簡單的總線接口，特別適合PCI總線與32位SRAM或FIFO等高速存儲設(shè)備的橋接。