基于8×8矩陣的IDCT算法，在FPGA上按照圖4所示的結(jié)構(gòu)加以硬件實現(xiàn)。

2．1．3 運動補償

運動補償是一種大量、單調(diào)的運算。為了能實現(xiàn)運動補償，采用了多級、多個運算單元并行流水運算的方式，如圖5所示。

運動補償模塊的控制很復(fù)雜。實際設(shè)計時將它分成幾個子模塊：補償控制、補償?shù)刂樊a(chǎn)生、差分數(shù)據(jù)提供以及補償運算。這幾個子模塊直接采用硬件邏輯設(shè)計，運行時無需NiosII處理器干預(yù)。其中補償控制是完成整個運動補償?shù)目刂疲峁┹斎肟刂菩盘?、輸出控制信號、緩存控制信號、預(yù)測數(shù)據(jù)和差分數(shù)據(jù)等；補償?shù)刂樊a(chǎn)生用于生成預(yù)測數(shù)據(jù)在幀緩存中的地址及補償結(jié)果的寫地址；差分數(shù)據(jù)負責接收IDCT的結(jié)果，通過緩存在適當時機提供補償使用；補償運算則完成最終預(yù)測數(shù)據(jù)的計算。

2.1.4 YUV-RGB轉(zhuǎn)換

根據(jù)YUV到RGB色彩空間的轉(zhuǎn)換關(guān)系，對每個乘積項都預(yù)先做出結(jié)果，存放在ROM當中。對每一個YUV分量的輸入，由硬件邏輯產(chǎn)生存取地址，并進行加法運算，從而得到對應(yīng)的結(jié)果。其實現(xiàn)結(jié)構(gòu)如圖6所示。

2.2 系統(tǒng)軟件工作流程

本系統(tǒng)的軟件工作流程如圖7所示。

結(jié) 語

該系統(tǒng)采用基于Altera FPGA嵌入式NiosII軟核的SOPC平臺實現(xiàn)，具有較低的硬件成本，IP核的大量使用，良好的系統(tǒng)擴展性的特點。