摘要：以基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)為例，在傳統(tǒng)的三次測(cè)試方法的基礎(chǔ)上提出了一種新穎的針對(duì)FPGA互聯(lián)資源的測(cè)試方法。該方法運(yùn)用了層次化的思想，根據(jù)開(kāi)關(guān)矩陣中可編程互聯(lián)點(diǎn)(PIP)兩端連線資源的區(qū)別將互聯(lián)資源進(jìn)行層次化分類，使得以這種方式劃分的不同類別的互聯(lián)資源能夠按一定方式進(jìn)行疊加測(cè)試，這就從根本上減少了實(shí)際需要的測(cè)試配置圖形和最小配置次數(shù)。最后，文章將文中的測(cè)試方法與傳統(tǒng)的測(cè)試方法在最小配置次數(shù)、故障覆蓋率等方面進(jìn)行了一個(gè)簡(jiǎn)單的比較。
關(guān)鍵詞：現(xiàn)場(chǎng)可編程門(mén)陣列；靜態(tài)隨機(jī)存儲(chǔ)器；可編程互聯(lián)點(diǎn)；測(cè)試配置圖形；故障覆蓋率

FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)作為一種可編程的邏輯器件，以其豐富的邏輯資源和極其靈活的可編程特性越來(lái)越受到廣大用戶的青睞。然而，隨著工藝水平的發(fā)展和實(shí)際應(yīng)用的需要，F(xiàn)PGA的邏輯門(mén)數(shù)量已從最初的幾千門(mén)增加到現(xiàn)在的幾千萬(wàn)門(mén)，與此同時(shí)，F(xiàn)PGA內(nèi)部資源的復(fù)雜度也呈幾何級(jí)數(shù)增長(zhǎng)。這勢(shì)必給FPGA的測(cè)試工作帶來(lái)極大的挑戰(zhàn)。如何在有限的時(shí)間內(nèi)完成對(duì)整個(gè)FPGA的可靠性測(cè)試而達(dá)到盡可能高的故障覆蓋率，已經(jīng)成為每一個(gè)測(cè)試工作者迫切需要解決的問(wèn)題。針對(duì)FPCA的測(cè)試非常復(fù)雜，因?yàn)镕PGA內(nèi)部具有大量的邏輯資源和布線資源，在用戶使用之前，F(xiàn)PGA的功能是不確定的，用戶可以根據(jù)自己的需求把FPGA配置成某種特定的邏輯，還可以根據(jù)需要反復(fù)編程，但其中大部分的資源仍處于閑置狀態(tài)，這就導(dǎo)致針對(duì)FPGA的測(cè)試不可能像針對(duì)ASIC的測(cè)試那樣對(duì)FPGA能夠?qū)崿F(xiàn)的所有功能進(jìn)行的窮舉性測(cè)試。在FPGA中，互聯(lián)資源相當(dāng)復(fù)雜，對(duì)于最新的FPGA器件，80％以上的晶體管都包含在互聯(lián)資源中，所以對(duì)FPCA互聯(lián)資源的測(cè)試成了整個(gè)測(cè)試工作的核心，為此，本文將專注于FPGA互聯(lián)資源的測(cè)試。

1 FPGA的結(jié)構(gòu)與互聯(lián)資源的故障模型
FPGA一般由三種可編程電路和一個(gè)可用于存儲(chǔ)配置數(shù)據(jù)的SRAM組成，這三種可編程電路分別是：可編程邏輯塊CLB(Configurable Logic Block)，輸入／輸出模塊IOB (I／O Block)和互聯(lián)資源IR(Interconnect Resource)。以xilinx公司的Virtex系列FPGA為例，其結(jié)構(gòu)的基本模型如圖1所示，該模型是由可編程邏輯塊和開(kāi)關(guān)矩陣組成的二維陣列，在每個(gè)CLB內(nèi)部，邏輯模塊通過(guò)輸入輸出多路選擇器(I／O MUX)與開(kāi)關(guān)矩陣(SM)相連，開(kāi)關(guān)矩陣同時(shí)又為FPGA陣列中不同的CLB之間提供水平和垂直的布線通道。根據(jù)布線資源跨越CLB個(gè)數(shù)的不同，我們將其分為三類：?jiǎn)伍L(zhǎng)線(連接相鄰開(kāi)關(guān)矩陣，不跨越任何的CLB的布線)，六長(zhǎng)線(通過(guò)一個(gè)開(kāi)關(guān)矩陣跨越五個(gè)CLB與另一個(gè)開(kāi)關(guān)矩陣相連的布線)和全局長(zhǎng)線(貫穿整個(gè)FPGA的CLB陣列，具有最小延時(shí)的布線)。在每個(gè)開(kāi)關(guān)矩陣的內(nèi)部都具有大量的可編程互聯(lián)點(diǎn)PIPs (programmable interconnec tpoints)，每一個(gè)可編程互聯(lián)點(diǎn)都是一個(gè)由可編程的SRAM單元控制的傳輸門(mén)晶體管，圖2是一個(gè)常用的開(kāi)關(guān)矩陣的基本模型，在開(kāi)關(guān)矩陣的每一個(gè)邊都有四個(gè)連接點(diǎn)，每個(gè)連接點(diǎn)都可以通過(guò)開(kāi)關(guān)矩陣內(nèi)部的PIP與其它三邊相連接，其中虛線代表了所有可能的連接方式，我們可以通過(guò)向SRAM加載配置數(shù)據(jù)的方式來(lái)控制PIP傳輸門(mén)晶體管的通斷，當(dāng)向SRAM單元中寫(xiě)“1”的時(shí)候傳輸管導(dǎo)通，相應(yīng)的連接建立；當(dāng)向SRAM單元寫(xiě)“0”的時(shí)候傳輸管斷開(kāi)，相應(yīng)的連接也就隨之?dāng)嚅_(kāi)。

在FPGA里面，互聯(lián)資源的故障大慨可以分為兩類：一類是開(kāi)路故障，一類是短路故障。開(kāi)路故障又可以分為PIP的常開(kāi)故障(PIP開(kāi)關(guān)處于永久性的斷開(kāi)狀態(tài))和互聯(lián)線段的斷開(kāi)故障，而短路故障通常由PIP的常閉故障(PIP開(kāi)關(guān)處于永久性的導(dǎo)通狀態(tài))和互聯(lián)線段短路故障組成。另外，我們將互聯(lián)資源的固定型故障(固定“1”或固定“0”故障)看成是互連線與電源Vcc和地Vdd的短路故障，而不單獨(dú)加以考慮。如圖3所示，顯示了互聯(lián)資源故障模型的基本分類。