結(jié)合工程實踐，介紹了一種利用FFT IP Core實現(xiàn)FFT的方法，設(shè)計能同時對兩路實數(shù)序列進行256點FFT運算，并對轉(zhuǎn)換結(jié)果進行求模平方運算，且對數(shù)據(jù)具有連續(xù)處理的能力。設(shè)計采用低成本的FPGA實現(xiàn)，具有成本低、性能高、靈活性強、速度快等特點，而且通過工程應(yīng)用證明了設(shè)計是正確可行的。

由于FFT(快速傅里葉變換)的問世，促進了數(shù)字信號處理這門學(xué)科的成熟，它可應(yīng)用于傅里葉變換理論所能涉及的任何領(lǐng)域。FFT傳統(tǒng)實現(xiàn)

方法無非是軟件(軟件編程)和硬件(專用芯片ASIC)兩種，F(xiàn)PGA的出現(xiàn)使人們在FFT的實現(xiàn)方面又多了一種選擇。FPGA同時具有軟件編程的靈活性和ASIC電路的快速性等優(yōu)點，適合高速數(shù)字信號處理。大多數(shù)FPGA廠商都提供了可配置的邏輯核(Core)實現(xiàn)各種算法功能，其中包括FFT IP Core(知識產(chǎn)權(quán)核)。使用這些資源允許設(shè)計師將更多的時間和精力放在改善增加系統(tǒng)功能上，這無疑將大大減少設(shè)計風(fēng)險及縮短開發(fā)周期。

本設(shè)計采用了Altera公司的FFT IP Core實現(xiàn)FFT功能，可同時實現(xiàn)兩路256點實數(shù)數(shù)據(jù)的FFT轉(zhuǎn)換，并對轉(zhuǎn)換結(jié)果進行求模平方運算，設(shè)計對數(shù)據(jù)具有連續(xù)處理的能力。FPGA芯片選用的是有史以來成本最低的Altera公司的Cyclone系列的芯片，F(xiàn)FT內(nèi)核是Altera MegaCore FFT-V2.0.0，整個設(shè)計成本低、性能好，已經(jīng)成功地應(yīng)用到雷達產(chǎn)品中。

2 算法原理和FFT Core介紹

設(shè)計用到的算法包括同時計算兩個實函數(shù)的FFT算法和CORDIC算法。

2.1 同時計算兩個實函數(shù)的FFT算法

DFT(離散傅里葉變換)的定義為：

式(1)中，都假定時間函數(shù)x(n)是一個復(fù)函數(shù)。但是在許多FFT的實際應(yīng)用中，時間函數(shù)往往是實函數(shù)。下面介紹的算法可以有效地減少實數(shù)序列FFT的計算工作量，從而提高計算速度。該方法可歸納為如下幾個步驟：
①函數(shù)h(n)和g(n)是兩個實函數(shù)，n=0，1，…，N-1；
②將其中的一個作為實部而另一個作為虛部，構(gòu)成復(fù)函數(shù)z(n)為：
z(n)=h(n)+jg(n)， n=0，1，…，N-1；
③計算z(n)的N點DFT得：

式中，H(k)和G(k)分別是h(n)和g(n)的DFT。

詳細的推導(dǎo)過程參見文獻[2]。

2.2 CORDIC算法原理

CORDIC(The Coordinate Rotational Digital Computer)算法是一種循環(huán)迭代算法，其基本思想是用一系列與運算基數(shù)相關(guān)角度的不斷偏擺從而逼近所需旋轉(zhuǎn)的角度。從廣義上講它是一個數(shù)值性計算逼近的方法，由于這些固定的角度與計算基數(shù)有關(guān)，運算只有移位和加減。可用該算法來計算的函數(shù)包括乘、除、平方根、正弦、余弦正切、向量旋轉(zhuǎn)(即復(fù)數(shù)乘法)以及指數(shù)運算等。CORDIC的基本原理如下。

向量x+jy，旋轉(zhuǎn)角度θ到向量x'+jy'，假設(shè)的方向用δ表示，旋轉(zhuǎn)的角度為θi，并且θi滿足關(guān)系：tanθi=2i。則由文獻[3]的推導(dǎo)可知:

2.3 FFT Core簡介

FFT-V2.0.0是Altera公司2004年2月新發(fā)布的FFT知識產(chǎn)權(quán)核，它是一個高性能、高度參數(shù)化的快速傅里葉變換(FFT)處理器，支持Cyclone、