一種基于FPGA的紅外視頻采集系統(tǒng)設(shè)計
加入技術(shù)交流群
圖3為SignaltapII觀測到的圖像數(shù)據(jù)采集時序。hactive_even高電平期間為有效圖像數(shù)據(jù)采集階段，yuvdin為從ADV7181B輸出的8位并行圖像數(shù)據(jù)．當“FF 0000 ε0”到來時，開始采集偶數(shù)場圖像的一行有效像素，其中黑線分隔的reg1、reg2、reg3為提取的3路即將送入RGB轉(zhuǎn)化模塊的圖像數(shù)據(jù)。
2．3 YUV2RGB轉(zhuǎn)化模塊
VGA顯示器所需的圖像數(shù)據(jù)為RGB格式，所以需要對YCrCb進行轉(zhuǎn)化，轉(zhuǎn)化公式如下：
R=1．1 64(Y-16)+1．596(Cr-128) (1)
G=1．164(Y-16)-0．81 3(Cr-128)-0．392(Cb-128) (2)
B=1．1 64(Y-16)+2．017(Cb-128) (3)
浮點運算需要大量的FPGA資源，進而影響系統(tǒng)性能，本系統(tǒng)采用查找表來簡少FPGA運算量，將上式中5個不同的系數(shù)分量分別編寫查找表。為進一步簡化運算將(1)式兩邊乘以2，以式(1)為例，查找表如下：
設(shè)a=2×1．1 64Y．b=2×1．596Cr式(1)簡化為：2R=a+b-446。若(a+b)>446，則R分量值為(a+b446)／2；若(a+b)446，則R分量值為0。
同理可算出G、B分量，即完成了YCrCb到RGB的轉(zhuǎn)化。由于SRAM數(shù)據(jù)線為16位，各取3路8位RGB分量的R信號(5位)，G信號(6位)，B信號(5位)寫入SRAM。當RGB_wrdata為非零圖像數(shù)據(jù)時，將其寫入SRAM即實現(xiàn)了分辨率由720×525向360×250的轉(zhuǎn)化。
2．4 SRAM讀寫控制模塊
當寫入360×250的視頻流數(shù)據(jù)量所需的存儲空間為100KB時，由于FPGA內(nèi)部存儲資源有限，本系統(tǒng)通過外部SRAM來存儲圖像數(shù)據(jù)。SRAM所使用的型號為IS61LV25616，存儲空間為256K×16位，滿足圖像存儲需求。SRAM芯片工作不需要刷新，讀寫時序也不復(fù)雜，當向SRAM寫入數(shù)據(jù)時先建立地址和數(shù)據(jù)，然后使能寫信號wr_n，在wr_n保持一定時間后將其復(fù)位，最后釋放地址總線和數(shù)據(jù)總線；當從SRAM中讀出數(shù)據(jù)時，置wr_n為高電平，同時使能SRAM讀出信號，并建立地址。一幀圖像的偶場信號寫入SRAM的波形如圖4所示。本文引用地址：http://www.biyoush.com/article/190429.htm
2．5 VGA控制模塊
ADV7123是一個3路10位信號輸入的高速D／A芯片，采樣速度最高可達330MHz，可用于多種顯示系統(tǒng)。本文采用標準的VGA顯示模式640 ×480@60 Hz，VGA水平／垂直時序參數(shù)如表4、表5所列。
VGA控制模塊產(chǎn)生ADV7123的工作時序，當一幀圖像的偶數(shù)場寫入SRAM時，奇數(shù)場時間段則不再向SRAM中寫數(shù)據(jù)，而是從SRAM中讀出圖像數(shù)據(jù)，這樣即可實時傳輸圖像。為了實現(xiàn)圖像的完整性，640×480可顯示區(qū)域為360×250，具體代碼如下：
評論