在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于改進的布斯算法FPGA嵌入式18×18乘法器

            基于改進的布斯算法FPGA嵌入式18×18乘法器

            作者: 時間:2012-05-22 來源:網(wǎng)絡(luò) 收藏

            典型的4-2壓縮是由2個3-2壓縮構(gòu)成的,其延遲為4個異或。圖3為一個優(yōu)化了的4-2壓縮,其延遲為3個異或的延遲。因此9-2壓縮樹從頂層到最終輸出僅過了7個異或門的延遲。

            4 35 b兩級超前進位加法器

            超前進位加法器對的整體性能的影響至關(guān)重要,要想提高的速度,超前進位加法器也必須進行必要的優(yōu)化。在此采取基于4 b超前進位加法器的兩級加法器。

            由于進位鏈延遲時間隨著輸入的增加而增加,必須考慮到輸入信號的個數(shù),在面積和速度中進行折中發(fā)現(xiàn)4 b超前進位加法器是最適合作為基本的模塊。

            從圖4(b)中可以看到在4 b超前進位加法器中,除了P和G由與門實現(xiàn)的,其他的都是有與非門實現(xiàn)的。

            i.JPG

            圖4(a)為1位全加器的變形,有3個輸入Ai,Bi,Ci和三個輸出Pi,Si和Gi,其中Ai和Bi為兩個加數(shù),Cin為進位輸入,Pi和Gi分別為進位傳輸和進位產(chǎn)生,而Si為第i位的和。

            e.JPG

            采用基于4 b的超前進位加法器來組成16 b超前進位加法器,進位鏈采取與4 b超前進位鏈相同的結(jié)構(gòu)。同樣的分析方法,發(fā)現(xiàn)16 b的P和G延時為5個門的延遲。用2個16 b的超前進位加法器和一個3 b超前進位加法器組成35 b超前進位加法器,其進位鏈采取與上面相同的方法。研究不難發(fā)現(xiàn),經(jīng)過7個門延遲進位到達3 b超前進位加法器,再經(jīng)過3個門的延遲得到第35位的結(jié)果。也就是說整個加法器僅僅經(jīng)過10個門的延遲。

            linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解(linux不再難懂)


            關(guān)鍵詞: FPGA 算法 嵌入式 乘法器

            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉