4 仿真與結(jié)果分析

本文選用三相12／8極開(kāi)關(guān)磁阻電動(dòng)機(jī)，其中R=0．5 Ω，Lmin=8 mH，Lmax=60 mH。所有仿真都是通過(guò)使用Matlab／Simulink方框圖、相應(yīng)的Matlab函數(shù)、參數(shù)完成的。控制器為本文設(shè)計(jì)的基于DSP和FPGA的全數(shù)字控制器，轉(zhuǎn)速環(huán)的模糊控制算法由DSP實(shí)現(xiàn)。在負(fù)載為零的情況下，將轉(zhuǎn)速給定從800 r／min突加到1 600 r／min時(shí)的轉(zhuǎn)速響應(yīng)曲線如圖6所示。

從得到的仿真結(jié)果可以看出，所設(shè)計(jì)的基于DSP和FPGA的全數(shù)字開(kāi)關(guān)磁阻電機(jī)調(diào)速系統(tǒng)具有令人滿意的控制效果。當(dāng)轉(zhuǎn)速給定變化時(shí)，整個(gè)調(diào)速系統(tǒng)具有超調(diào)小，響應(yīng)速度快，無(wú)靜差的動(dòng)態(tài)性能。

5 結(jié)語(yǔ)

FPGA適合于時(shí)序、組合等邏輯電路應(yīng)用場(chǎng)合，它可以代替幾十塊甚至上百塊通用IC芯片，F(xiàn)PGA實(shí)際上就是一個(gè)子系統(tǒng)部件。但是系統(tǒng)越復(fù)雜，F(xiàn)PGA內(nèi)部所需要的邏輯單元越多，價(jià)格就越昂貴，因此考慮到目前系統(tǒng)的成本，本文中FPGA在全數(shù)字控制系統(tǒng)中只實(shí)現(xiàn)比較簡(jiǎn)單的控制算法，更多的是擴(kuò)展了DSP的功能。今后隨著電子技術(shù)的不斷發(fā)展，F(xiàn)PGA更可以實(shí)現(xiàn)模糊控制之類的控制算法，甚至可以嘗試將DSP做入FPGA芯片，直至實(shí)現(xiàn)無(wú)CPU控制。這樣不僅可以使控制器節(jié)省空間，更可以提高控制的速度和精度，從而拓寬開(kāi)關(guān)磁阻電動(dòng)機(jī)的實(shí)用領(lǐng)域。