基于FPGA的ISA總線／MMи總線數(shù)據(jù)轉(zhuǎn)換電路設(shè)計
加入技術(shù)交流群
該配置電路采用PS配置方式，首先通過QuartusⅡ軟件將FPGA的邏輯程序?qū)懭肱渲眯酒珽PC2LI20，該芯片數(shù)據(jù)具有掉電保護(hù)功能。上電后，配置芯片和FPGA同時復(fù)位，然后FPGA向配置芯片發(fā)送程序下載請求，配置芯片將存儲的邏輯程序?qū)懭隖PGA，對FPGA進(jìn)行配置．配置完成后，F(xiàn)PGA內(nèi)部的寄存器和I／O管腳均被初始化。完成初始化程序后，F(xiàn)PGA按照設(shè)計的邏輯功能正常工作，即按要求實現(xiàn)兩種總線之間的數(shù)據(jù)轉(zhuǎn)換。
2．3 地址比較電路
地址比較電路如圖3所示。74SL14為帶滯環(huán)比較的反向緩沖器，74SL85為4位數(shù)字比較器，6位的撥碼開關(guān)為預(yù)存待轉(zhuǎn)數(shù)據(jù)程控模塊地址，74SL00為反向緩沖器。撥碼開關(guān)共有6位，每1位都可以是邏輯高電平“1”或是邏輯低電平“0”，故該撥碼開關(guān)共有26個組合，可以代表26個程控模塊的地址。如圖3所示，撥碼開關(guān)為011001，代表將要進(jìn)行轉(zhuǎn)換的數(shù)據(jù)來自地址為011001的程控模塊，當(dāng)控制信號給定的地址A27～A22與011001相符時，74SL00輸出低電平，該低電平與ISA總線的讀控制信號IOR和寫控制信號IOW#一起構(gòu)成FPGA從ISA總線讀數(shù)據(jù)或向ISA總線寫數(shù)據(jù)控制信號。本文引用地址：http://www.biyoush.com/article/190276.htm
評論