2.2 基于虛擬JK觸發(fā)器及LabVIEW虛擬“邏輯門”構(gòu)

虛擬儀器LabVIEW中的邏輯運算VI，可以完成各種基本邏輯運算，在仿真數(shù)字邏輯電路時可當(dāng)作虛擬的“門電路”直接使用，部份圖標(biāo)如圖3所示。

集成計數(shù)器74161的內(nèi)部邏輯圖如圖4所示。

它是4位二進制同步加法計數(shù)器，有異步清零、預(yù)置數(shù)端子和兩個使能控制端子，各端子的含義如下：

(1)RD：異步清零端，低電平有效

(2)LD：預(yù)置數(shù)使能控制端，低電平有效

(3)預(yù)置數(shù)據(jù)輸入端：A、B、C、D

(4)CP;時鐘輸入端，上升沿有效

(5)狀態(tài)輸出端：QA～QD

(6)RCO：進位輸出

74161的邏輯功能：

(1)異步清零功能：當(dāng)RD=0時，不管其余輸入端狀態(tài)如何，計數(shù)器均被置零，且不受CP控制，故稱為“異步清零”。

(2)同步并行預(yù)置數(shù)功能：當(dāng)RD=1且LD=0時，每一個有效CP都將A、B、C、D輸入端的數(shù)據(jù)傳送至QA～QD狀態(tài)端子接收。

(3)狀態(tài)數(shù)據(jù)保持功能：當(dāng)RD=LD=1，且ET·EP=0時，無論CP有無，計數(shù)器處于保持狀態(tài)(QA～QD保持不變)。保持狀態(tài)分2種情況：

EP=0，ET=1：進位輸出RCO保持不變;ET=O，無論EP為何值，進位輸出RCO=0。

(4)計數(shù)功能：當(dāng)RD=LD=EP=ET=1時，電路處于正常的加法計數(shù)狀態(tài)。

根據(jù)74161邏輯圖，編制相應(yīng)的LabVIEW后面板，結(jié)果如圖5所示。從圖5中可以看出，對應(yīng)很好。