用Synplify Premier加快FPGA設計時序收斂

作者：時間：2012-07-03 來源：網(wǎng)絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

從 2002 年到 2003 年期間開始，很多的 EDA 供應商開始考慮將從 ASIC 中得到的具有物理意識的綜合技術應用到 FPGA 設計中，但是他們并沒有進一步將這種思路深入下去，而 Synplicity 公司新的基于圖形的綜合方法是一個例外，現(xiàn)在沒有供應商能提供具有布局意識的 RTL 綜合工具用于 FPGA 設計。問題是，與 ASIC 中的連線 “ 按序構建 ” 不同的是， FPGA 具有固定數(shù)量的預先確定的布線資源，并不是所有的布線都設置成一樣 ( 某些連線短且快，某些長而快，某些短而慢，某些長而慢 ) 。

對于實際的情況而言，基于 ASIC 的具有物理意識的綜合可以根據(jù)形成設計的已布局單元的附近來進行布線和時序估計。而對于 FPGA 來說，將兩個邏輯功能放在相鄰的區(qū)域并不一定能實現(xiàn)它們之間的快速連接。 - 取決于可用的布線資源，將相連接的邏輯功能布局位置更遠可能反而能獲得更好的布線和時序結果，盡管這有一點違背常理。這就是為什么從 ASIC 設計中得來的具有物理意識的綜合技術用于 FPGA 架構時并不能得到最佳結果的原因。同樣，使用這些技術的設計流程需要大量耗時的前端 ( 綜合 ) 與后端 ( 布局與布線 ) 引擎之間的設計反復，以獲得相關性和時序收斂。

與 FPGA 架構相關的一些考量

在詳細介紹基于圖形的物理綜合概念之前，先了解設計任務的復雜性很重要。正如前面談到的， FPGA 具有固定的連接資源，所有連線已經(jīng)構建好，但并不是所有的路徑都是一樣的 ( 有短的、中等的和長的連線，而每個連線都可能具有快、中等或者慢的特性 ) 。

圖 2 ：比較傳統(tǒng)和基于圖形的布局。

每個路徑都可能具有多個 “ 抽頭點 ”( 就像高速路的出口道 ) 。這里的問題是，你可能具有一個能迅速地將一個信號從源點函數(shù) ( 高速路的最初的入口道 ) 快速地傳遞到一個目的函數(shù) ( 高速路的最后出口道 ) 的快速路徑。然而，如果我們對一個內部抽頭點增加第二個目的函數(shù)，這可能大大地減慢信號速度。

而且，當今 FPGA 的主流架構基于一個查找表 (LUT) 具有幾個輸入和單個輸出的概念。一些 FPGA 架構具有通過與查找表相關的每個輸入輸出路徑的不同延時。然而，更重要的事實是，到 LUT 的每個輸入可能只能使用一部分的不同連線類型。如果來自一個 LUT 的輸出驅動另外一個 LUT ，它們之間可能同時存在慢速和快速的路徑，這取決于我們在接收 LUT 上所使用的特定輸入。

總的情形被 FPGA 架構的分層特性進一步復雜化。例如，一個小的邏輯模塊可能有幾個 LUT ；在一個較大的邏輯模塊中有幾個這樣的小模塊；在整個的 FPGA 中具有大量的這種大邏輯模塊。在這些大邏輯模塊中的某個邏輯塊中，一個 LUT 的輸出與另外一個 LUT 的輸入直接相連接的概率很??；為了實現(xiàn)額外的連接，可能必須繞道邏輯模塊的外部，然后再繞回到模塊內部來實現(xiàn)。這一點再次地說明所處理問題的復雜性：如果你知道將它們放置在什么地方以及使用哪個引腳，將兩個對象 / 實例放在不同的邏輯模塊將獲得比放在采用非最佳互連資源的同一模塊中會得到更短的延時。

另外，任何被提出的綜合方案必須解決圍繞固定的硬宏資源，例如 RAM 、乘法器等相關的連線延時。同樣的，方案必須解決增加的布線擁塞，這種擁塞常出現(xiàn)在靠近這些硬宏的地方。所有這些硬宏都屬于特定器件具有的，因此任何被提出的方案必須能用于每個 FPGA 系列的每個器件。

基于圖形的獨特物理綜合方案

能真正處理 FPGA 架構相關復雜性的具有物理意識的綜合解決方案將以完全不同的觀點來處理上述問題。這種方法將對 FPGA 中所有連線的特點進行描述，包括入口點、端點和內部出口點，然后對所有這些連線構建一個 “ 地圖 ” 。對于軟件行業(yè)來說，這種地圖被稱為圖形 (Graph) ；這就是為什么這種方法稱為 “ 基于圖形的物理綜合 ” 的原因。

除了連線本身，這個圖形還包括這些細節(jié)：哪個 LUT 引腳連接到哪類的連線；通過每個 LUT 的輸入到輸出的延時差異；以及器件中的任何硬宏的大小和位置。打個比方，這類似于通過查地圖來顯示你將驅車經(jīng)過的街道、高速路以及像停車場 ( 硬宏 ) 這樣的地方。當希望穿行于城市中的兩個地方時，你將使用地圖來選擇最快的路徑，這個路徑通常并不是最短的點到點路徑。

類似地，基于圖形的物理綜合引擎不是尋找最近的路徑，而是使用一種以互連為中心的方法專注于速度。從最關鍵的路徑開始處理，然后逐步到次關鍵路徑 ( 這樣確保最關健的路徑獲得最快的路線 ) ，基于圖形的物理綜合引擎將選擇連線和它們相關的入口點和出口點；從這些連線得到電路布局；從這些連線和布局得到準確的延時；最后按照要求進行優(yōu)化和設計反復。

關鍵點是，所有的優(yōu)化和反復在流程的前端部分 ( 綜合 ) 執(zhí)行?；趫D形的物理綜合的輸出是一種完整布局的網(wǎng)表 ( 包括將與每個連線相關聯(lián)的特定 LUT 引腳 ) ，這種網(wǎng)表可以交給 FPGA 的后端布局布線引擎。

最終得到一種一次通過的、按鍵操作的綜合步驟，下游布局布線引擎不需要 ( 或者需要很少的 ) 設計反復。而且，根據(jù)對超過 200 個實際的設計進行分析顯示，就系統(tǒng)的總體時鐘速度而言，基于圖形的物理綜合可以獲得 5% 到 20% 的性能提升。

本文小結

以 ASIC 為中心的具有物理意識的綜合中，連線從布局選擇中衍生出來，與此不同的是，在 FPGA 設計中使用基于圖形的物理綜合時，布局源自于連接線選擇。

對于時序收斂問題，基于已有的 ( 源于 ASIC) 物理綜合引擎可能需要在流程的前端 ( 綜合 ) 與后端 ( 布局布線 ) 之間進行很多次耗時的設計反復。在所有這些反復之后，它們可能依然不能收斂。相比較而言，對于 200 多個采用基于圖形的物理綜合的設計進行分析之后顯示， 90% 的設計處于最后實際時序的 10% 之內， 80% 的設計在實際時序值的 5% 以內，而采用邏輯綜合的設計只有 30% 在實際時序值的 5% 以內，很多設計的誤差很容易地達到 30% ，甚至更高 ) 。而且，基于圖形的物理綜合能提高 5% 到 20% 的總體時鐘速度性能。

此外，基于圖形的物理綜合的已布局網(wǎng)表的質量大大地提高，這意味著時序驅動的布線工具的工作量很少，優(yōu)化了執(zhí)行，這樣運行將非?？?。

Synplicity 公司的突破是基于以布線為中心方法的概念，以及以圖形來表示所有的東西，然后處理該圖形。在經(jīng)歷了大量的研究和開發(fā)之后， Synplicity 的綜合專家已經(jīng)創(chuàng)建了一種真正基于圖形的物理綜合解決方案。第一個具有基于圖表物理綜合特性的產(chǎn)品是 Synplify Premier ，這是一種先進的 FPGA 物理綜合工具，專門針對那些設計復雜、要求采用真正的物理綜合解決方案的高端 FPGA 設計。 Synplify Premier 工具還包括高級的功能，例如 RTL 原級調試以及支持 ASIC 原型設計工具 Synopsys DesignWare 。