在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > ModelSim/QuestaSim功能及仿真介紹

            ModelSim/QuestaSim功能及仿真介紹

            作者: 時間:2012-07-29 來源:網(wǎng)絡(luò) 收藏

            本文引用地址:http://www.biyoush.com/article/190109.htm

            Dataflow窗口:

            是第一個基于標準的單核驗證引擎,集成了一個HDL模擬器,一個約束求解器,一個判斷引擎,功能覆蓋,以及一個通用的用戶界面。

            主要特點:

            *內(nèi)建單內(nèi)核器支持SystemVerilog、verilog、VHDL、PSL以及SystemC。

            *內(nèi)建約束解釋器支持Constrained-random激勵生成,以實現(xiàn)Testbench-Automation;

            *支持基于PSL,SystemVerilog語言斷言的功能驗證,支持業(yè)界最著名的0-in Checkware 斷言庫功能驗證

            *集成化支持功能覆蓋率檢查與分析

            *高性能的RTL和Gate-level速度

            *支持用SystemVerilog和SystemC實現(xiàn)高層次testbench設(shè)計與調(diào)試

            *高性能集成化的混合語言調(diào)試環(huán)境加速對混合驗證語言;(SystemVerilog,SystemC,PSL,VHDL,Verilog)的交叉調(diào)試與分析

            *基于標準的解決方案能支持所有的流程,便于保護驗證上的投資

            *提供最高性價比的功能驗證解決方案

            Questa AFV提供真正的混合語言驗證
            Questa AFV是以混合語言流程 (mixed language flow) 為目標的單核心驗證解決方案,
            它同時支持SystemVerilog、VHDL、PSL和SystemC,使設(shè)計人員能夠選擇最合適的語言。
            除此之外,與SystemVerilog驗證能力的緊密連結(jié),并將其用于受限隨機
            (constrainedrandom)測試平臺的產(chǎn)生以及功能覆蓋率的驗證也對VHDL使用者大有好處。
            用戶界面與類似,命令也完全兼容。

            Coverage檢查:

            QuestaSim DPI Use Flow:


            上一頁 1 2 下一頁

            關(guān)鍵詞: QuestaSim ModelSim 仿真

            評論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉