2.4.1 接收模塊

異步串行通信是逐個字符進行傳輸?shù)?，并且傳送的每一個字符格式都相同，均以一位起始位開始，中間有若干位數(shù)據(jù)位，然后是一位校驗位（可選），昀后是停止位，停止位后面是不定長度的空閑位。這樣就保證了起始位開始處一定有一個下跳沿。接收邏輯首先通過檢測數(shù)據(jù)的下降沿來檢測起始位，產(chǎn)生采樣時鐘，然后利用采樣時鐘來采樣串行輸入數(shù)據(jù)，在緩沖器中做移位操作，同時產(chǎn)生校驗位，在第 8位處比較校驗位是否正確，在第 9位處比較停止位是否為高，然后產(chǎn)生錯誤指示信號。本文采用狀態(tài)機進行設計，其 FSM狀態(tài)轉(zhuǎn)換圖如圖 4所示。

2.4.2 發(fā)送模塊

發(fā)送部分檢測控制信號，當有數(shù)據(jù)要發(fā)送時只要按順序依次發(fā)送 1位起始位、 5-7位數(shù)據(jù)位、一位校驗位（帶校驗時）和 1位（或 1.5位、2位）停止位即可。其 FSM狀態(tài)轉(zhuǎn)換圖如圖 5所示。

停止位發(fā)送完畢

無數(shù)據(jù)要發(fā)送發(fā)送停止位

3 結(jié)束語

將設計下載到芯片中，綜合報告顯示只消耗了FPGA很少的一部分資源。整個系統(tǒng)的功耗也大為降低。由于FPGA為大規(guī)模集成電路，其集成度和工作速度隨著技術(shù)進步和產(chǎn)品升級不斷提高，所以用FPGA實現(xiàn)單片機外圍接口電路可以大大改善單片機系統(tǒng)的性能，系統(tǒng)的外圍邏輯越是復雜，F(xiàn)PGA的潛力越能得到更好的發(fā)揮。