最后針對(duì)FPGA的設(shè)計(jì)實(shí)現(xiàn)提出一些改進(jìn)方案，FPGA實(shí)現(xiàn)分為編譯規(guī)劃、布局布線(PAR，Place And Route)、程序比特流文件生成三個(gè)階段，當(dāng)設(shè)計(jì)不滿(mǎn)足性能指標(biāo)或不能完全布線時(shí)，可進(jìn)行以下改進(jìn)工作：

● 使用定時(shí)約束(Timing Constraints);

● 增大布局布線級(jí)別(PAR Effort);

● 對(duì)關(guān)鍵通路(Critical Paths)的數(shù)字邏輯重新設(shè)計(jì);

● 運(yùn)行重布線(Re-entrant Routing);

● 運(yùn)行MPPR(Multi-Pass Place Route，多通路布局布線);

● 運(yùn)行平面布局(Floorplan)查看布局圖及連通性。

下面重點(diǎn)介紹Re-entrant Routing與MPPR，它們都可改進(jìn)布局布線結(jié)果，提高系統(tǒng)性能。其中Re-entrant Routing是指已運(yùn)行過(guò)PAR后再次運(yùn)行PAR，但跳過(guò)布局過(guò)程直接進(jìn)行布線，如圖12所示。MPPR則是根據(jù)不同功耗表(Cost tables)來(lái)運(yùn)行PAR多次，通過(guò)對(duì)每一個(gè)PAR迭代評(píng)分來(lái)確定最好路徑并保留，其中評(píng)分依據(jù)是未布線的連線個(gè)數(shù)、連線延遲與時(shí)序約束。

結(jié)束語(yǔ)

當(dāng)今社會(huì)，集成電路產(chǎn)業(yè)已成為高技術(shù)產(chǎn)業(yè)群的核心戰(zhàn)略產(chǎn)業(yè)，已逐漸演化為設(shè)計(jì)、制造、封裝、測(cè)試協(xié)調(diào)發(fā)展的產(chǎn)業(yè)結(jié)構(gòu)，它正進(jìn)入以知識(shí)產(chǎn)權(quán)為創(chuàng)新核心的新時(shí)期。這標(biāo)志著集成電路產(chǎn)業(yè)的競(jìng)爭(zhēng)已由技術(shù)競(jìng)爭(zhēng)、資本競(jìng)爭(zhēng)進(jìn)入到智力和知識(shí)產(chǎn)權(quán)競(jìng)爭(zhēng)的高級(jí)階段。

FPGA在集成電路設(shè)計(jì)應(yīng)用中占有重要地位，現(xiàn)場(chǎng)可編程性是FPGA最突出的優(yōu)點(diǎn)。用戶(hù)通過(guò)利用強(qiáng)大的開(kāi)發(fā)工具，能在最短時(shí)間內(nèi)對(duì)FPGA內(nèi)部邏輯進(jìn)行反復(fù)設(shè)計(jì)及修改，直至滿(mǎn)意為止，這大大縮短了產(chǎn)品設(shè)計(jì)開(kāi)發(fā)周期，提高了最終產(chǎn)品性能。因而FPGA以其獨(dú)有的技術(shù)優(yōu)勢(shì)在電子設(shè)計(jì)領(lǐng)域得到越來(lái)越廣泛的應(yīng)用。隨著科學(xué)發(fā)展及工藝進(jìn)步，作為重中之重的集成電路設(shè)計(jì)業(yè)必將遇到更大的挑戰(zhàn)及發(fā)展機(jī)遇。