基于FPGA的數(shù)字三相鎖相環(huán)優(yōu)化設(shè)計(jì)
加入技術(shù)交流群
3 三相鎖相環(huán)
的FPGA設(shè)計(jì)3．1 未優(yōu)化的三相鎖相環(huán)
的FPGA結(jié)構(gòu)根據(jù)圖1三相鎖相環(huán)
的拓?fù)浣Y(jié)構(gòu)及原理，三相鎖相環(huán)的基本硬件結(jié)構(gòu)如圖3所示。首先通過采樣，將三相電壓離散化并處理為32 b有符號(hào)數(shù)，經(jīng)過Clarke變換與相應(yīng)的參數(shù)相乘后相加得到兩相靜止坐標(biāo)的分量μα，μβ。共有5個(gè)乘法運(yùn)算，3個(gè)加法運(yùn)算。然后是Park變換，在此三相鎖相環(huán)
中只需要μq分量，需要2個(gè)乘法運(yùn)算，2個(gè)三角函數(shù)計(jì)算，1個(gè)加法運(yùn)算。后面的PI控制器需要2個(gè)乘法運(yùn)算，2個(gè)加法運(yùn)算。最后是VCO需要2個(gè)加法運(yùn)算。整個(gè)運(yùn)算過程共需要9個(gè)乘法運(yùn)算，9個(gè)加法運(yùn)算，2個(gè)三角函數(shù)運(yùn)算。從對三相鎖相環(huán)的基本結(jié)構(gòu)分析可知，整個(gè)過程需要9個(gè)乘法運(yùn)算，2個(gè)三角函數(shù)運(yùn)算。在FPGA中實(shí)現(xiàn)乘法運(yùn)算和三角函數(shù)運(yùn)算會(huì)消耗大量的資源。特別是傳統(tǒng)的查表法三角函數(shù)運(yùn)算在消耗大量資源的同時(shí)還存在精度問題。
3．2 三相鎖相環(huán)的優(yōu)化設(shè)計(jì)
由于該設(shè)計(jì)采用25 MHz的系統(tǒng)時(shí)鐘，而采樣頻率為5 MHz，所以設(shè)計(jì)的時(shí)序余量非常大。依據(jù)面積和速度的平衡與互換的基本原則，針對乘法運(yùn)算多的特點(diǎn)，采用乘法復(fù)用，系統(tǒng)中只保留一個(gè)乘法模塊，通過合理選擇，達(dá)到時(shí)分復(fù)用。
在Park變換中存在的三角函數(shù)運(yùn)算，可以通過CORDIC算法優(yōu)化。CORDIC算法是通過基本的加法和移位運(yùn)算來代替乘法和三角函數(shù)運(yùn)算的，特別適合矢量旋轉(zhuǎn)的運(yùn)算。使用迭代的方法，多步完成要旋轉(zhuǎn)的角度。CORDIC算法可以實(shí)現(xiàn)如式(6)所示的運(yùn)算。
式中：x0，x1為初始坐標(biāo)；θ為要旋轉(zhuǎn)角度；y0，y1為最終的坐標(biāo)。通過對式(6)的分析與Park變換相比較可以發(fā)現(xiàn)，只要把角度取負(fù)，就可以通過CORDIC算法完成整個(gè)Park變換的運(yùn)算。
優(yōu)化后系統(tǒng)的硬件結(jié)構(gòu)如圖4所示。本文引用地址：http://www.biyoush.com/article/189839.htm
4 結(jié)語
本文分析了三相鎖相環(huán)的基本原理。針對FPGA的特點(diǎn)對鎖相環(huán)進(jìn)行了優(yōu)化設(shè)計(jì)，并利用Verilog HDL硬件描述語言編碼實(shí)現(xiàn)。該設(shè)計(jì)可直接用于PWM整流器、UPS等控制系統(tǒng)中。
fpga相關(guān)文章:fpga是什么
鎖相環(huán)相關(guān)文章:鎖相環(huán)原理
評論