基于FPGA的UART設(shè)計(jì)
加入技術(shù)交流群
3 仿真
本設(shè)計(jì)在Altera Cyclone系列的EP1C3T100I7芯片上進(jìn)行了驗(yàn)證，對(duì)發(fā)送模塊和接收模塊的仿真結(jié)果分別如圖3、圖4所示。發(fā)送的數(shù)據(jù)能嚴(yán)格按照串行通信協(xié)議進(jìn)行傳輸；接收的數(shù)據(jù)也完全正確。仿真無誤后，使用QuarhusⅡ軟件將編譯好的．pof格式文件載到配置芯片EPCS1中。結(jié)果通信數(shù)據(jù)完全正確，電路工作穩(wěn)定、可靠。本文引用地址：http://www.biyoush.com/article/189813.htm
用FPGA設(shè)計(jì)UART，可以用片上很少的邏輯單元實(shí)現(xiàn)UART的基本功能。與傳統(tǒng)設(shè)計(jì)相比，能有效減少系統(tǒng)的PCB面積，降低系統(tǒng)的功耗，提高設(shè)計(jì)的穩(wěn)定性和可靠性，充分利用FPGA的剩余資源。并可方便地進(jìn)行系統(tǒng)升級(jí)和移植。
4 結(jié)論
該設(shè)計(jì)具有很大的靈活性，通過調(diào)整波特率發(fā)生器的分頻參數(shù)，就可以使其工作在不同的頻率。采用16倍波特率的采樣時(shí)鐘，可以實(shí)時(shí)有效監(jiān)測(cè)數(shù)據(jù)的起始位，并對(duì)數(shù)據(jù)位進(jìn)行中央采樣，從而保證了所采樣數(shù)據(jù)的正確性。該模塊可以作為一個(gè)完整的IP核，靈活地移植進(jìn)各種型號(hào)FPGA中，在實(shí)際應(yīng)用時(shí)也可嵌入到其他系統(tǒng)中，有很好的借鑒和參考價(jià)值。
評(píng)論