2.3速率調(diào)整和數(shù)據(jù)分離

由于每個(gè)突發(fā)塊的數(shù)據(jù)是320 b，假定輸入的數(shù)據(jù)速率是400 kS/s，然而由于輸出的數(shù)據(jù)是416 b，所以輸出的數(shù)據(jù)速率應(yīng)該為400/320×416=512 kS/s，所以數(shù)據(jù)輸入與輸出之間需要進(jìn)行速率調(diào)整，這時(shí)就利用MAX+Plus II 中的雙端口RAMALTDPR AM元件進(jìn)行速率調(diào)整。由于讀入的數(shù)據(jù)是320 b，所以地址線為9根，經(jīng)過速率調(diào)整后進(jìn)行數(shù)據(jù)分離，將分離的數(shù)據(jù)放入存儲(chǔ)器中。要控制好每個(gè)突發(fā)塊讀入數(shù)據(jù)，同時(shí)還需要有一個(gè)320 b的計(jì)數(shù)器，前160 b放入數(shù)據(jù)一中，后160 b放入數(shù)據(jù)二中，他們輸出的時(shí)鐘頻率均為速率調(diào)整后的時(shí)鐘頻率。如輸入的數(shù)據(jù)為10111000，經(jīng)過雙端口RAM后的數(shù)據(jù)分別是1011和1000。

3整個(gè)數(shù)據(jù)幀的實(shí)現(xiàn)與仿真結(jié)果

經(jīng)過一系列的底層模塊的設(shè)計(jì)，可用頂層模塊程序把各底層模塊進(jìn)行合成。合成時(shí)同步碼 R、導(dǎo)頻碼P、W碼、保護(hù)時(shí)隙的G，CE碼、及分離后的數(shù)據(jù)通過計(jì)數(shù)器計(jì)數(shù)來控制緩沖器的地址。合成后整個(gè)程序經(jīng)編譯產(chǎn)生如圖4所示的符號(hào)圖。

圖4中的INCLOCK、OUTCLOCK分別表示幀的輸入頻率和輸出頻率，本次仿真中的輸入周期為2. 5μs，而輸出的周期為1.92 μs。INDATA、OUTDATE表示輸入數(shù)據(jù)和輸出數(shù)據(jù)。經(jīng)過仿真，得到圖5所示的時(shí)序圖。

由于幀的輸入頻率與輸出頻率不同，所以可能會(huì)造成數(shù)據(jù)輸出時(shí)出錯(cuò)，因?yàn)閿?shù)據(jù)輸入的時(shí) 鐘周期為2.5μs，數(shù)據(jù)輸出的時(shí)鐘周期為1.92μs，所以要想取得160 b所需要時(shí)間為16 0×2.5μs=400μs，而當(dāng)緩沖器重讀取數(shù)據(jù)一所需要時(shí)間為(8+8+160)×1.92μs=33 7.92 μs，小于400μs，所以輸出的時(shí)鐘比數(shù)據(jù)輸入的時(shí)鐘至少要提前400-337.92=62.08μs，數(shù)據(jù)二的讀取時(shí)間需要(8+8+32+8+160)×192μs=414.72 μs，大于400μs，所以讀取數(shù)據(jù)二時(shí)不會(huì)出現(xiàn)問題。數(shù)據(jù)幀頭部的時(shí)序圖如圖6所示。

4結(jié)語

寬帶無線多媒體通信系統(tǒng)，采用自適應(yīng)調(diào)制技術(shù)能達(dá)到高質(zhì)量、高速、高靈活性的通信。 本文提出了一種針對(duì)TDMA/TDD自適應(yīng)調(diào)制系統(tǒng)的數(shù)據(jù)幀結(jié)構(gòu)的設(shè)計(jì)方法，并用軟件無線 電技術(shù)來實(shí)現(xiàn)這種數(shù)據(jù)幀結(jié)構(gòu)，仿真結(jié)果表明，設(shè)計(jì)方法正確，實(shí)現(xiàn)結(jié)果令人滿意。