摘　要：給出了采用CPLD的水輪發(fā)電機(jī)組轉(zhuǎn)速監(jiān)控系統(tǒng)的設(shè)計(jì)原理和VHDL的語(yǔ)言描述，該設(shè)計(jì)具有結(jié)構(gòu)簡(jiǎn)單、成本低和抗干擾性能強(qiáng)等特點(diǎn)。

1　概　述

轉(zhuǎn)速數(shù)據(jù)是水輪發(fā)電機(jī)組運(yùn)行狀況的重要標(biāo)志之一。準(zhǔn)確地測(cè)量機(jī)組的轉(zhuǎn)速并根據(jù)轉(zhuǎn)速的變化及時(shí)地進(jìn)行各種必要的控制操作，以保證水輪發(fā)電機(jī)組正常、安全運(yùn)行，是該監(jiān)控裝置應(yīng)完成的功能。

目前，國(guó)內(nèi)水電站使用的大多是永磁發(fā)電機(jī)加電壓繼電器式、機(jī)械式等舊式轉(zhuǎn)速信號(hào)器，存在結(jié)構(gòu)復(fù)雜、測(cè)量精度低、工作可靠性差等缺點(diǎn)。本文所述的水輪發(fā)電機(jī)組轉(zhuǎn)速監(jiān)控系統(tǒng)是采用CPLD(ComplexProgrammable Logic Device)及少量的接口器件構(gòu)成的，系統(tǒng)的功能結(jié)構(gòu)描述采用VHDL(Very HighSpeed Integrated Circuit Hardware DescriptionLanguage)。由于采用的CPLD芯片能夠高密度、高速度、高性能地實(shí)現(xiàn)復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)，使硬件設(shè)計(jì)大大簡(jiǎn)化。具有設(shè)計(jì)硬件結(jié)構(gòu)簡(jiǎn)單、測(cè)量精度高、抗干擾能力強(qiáng)等特點(diǎn)。

2　設(shè)計(jì)原理

硬件結(jié)構(gòu)如圖1所示。CPLD芯片是整個(gè)系統(tǒng)設(shè)計(jì)的核心器件。

2.1　轉(zhuǎn)速傳感器

本設(shè)計(jì)中的轉(zhuǎn)速傳感器采用光電式脈沖編碼器，與待測(cè)發(fā)電機(jī)主軸同軸相連。傳感器上均勻分布有60個(gè)感光孔，使轉(zhuǎn)速為n的水輪發(fā)電機(jī)，每分鐘有60n個(gè)脈沖輸出，即每秒有n個(gè)脈沖，故可以通過(guò)對(duì)傳感器的輸出脈沖頻率fp的測(cè)量得到水輪發(fā)電機(jī)的轉(zhuǎn)速值n(脈沖頻率fp與轉(zhuǎn)速n在數(shù)值上相等)。

2.2　輸入電路

輸入電路由施密特觸發(fā)器和光電耦合器件構(gòu)成，對(duì)光電傳感器的輸出脈沖信號(hào)進(jìn)行整形放大，并實(shí)現(xiàn)光電傳感器與CPLD的輸入隔離，提高系統(tǒng)的工作可靠性。

2.3　CPLD芯片

由于所有的Altera系列器件都使用CMOS處理工藝，與雙極型工藝相比，具有功耗更低、可靠性更FLEX10K系列CPLD芯片。

FLEX(Flexible Logic ElementMatrix，可更改邏輯單元陣列)10K系列器件是嵌入式PLD產(chǎn)品，每個(gè)FLEX10K器件包含一個(gè)嵌入式陣列和一個(gè)邏輯陣列。嵌入式陣列由一些嵌入式陣列塊(EAB)組成，用于實(shí)現(xiàn)各種復(fù)雜的邏輯功能。邏輯陣列由邏輯陣列塊組成，用于實(shí)現(xiàn)通用邏輯。FLEX10K器件采用可重構(gòu)的CNOSSRAM單元，其結(jié)構(gòu)集成了實(shí)現(xiàn)通用多功能門陣列所需的全部特征，器件容量可達(dá)1萬(wàn)～25萬(wàn)門。具有功耗低(多數(shù)器件在靜態(tài)模式下電流小于0.5 mA)、互連方式靈活、支持多電壓I/O接口等特點(diǎn)，能夠高密度、高速度、高性能地將整個(gè)系統(tǒng)集成于單個(gè)器件中。表1提供了FLEX10K系列典型器件的特性。

考慮本系統(tǒng)的性能、經(jīng)濟(jì)性等因素，選用EPF10K10器件完全能滿足設(shè)計(jì)要求。