摘要：為實現(xiàn)對雙M—Z型光纖微振動傳感器的振動信號進行實時檢測和處理，提出一種基于FPGA和DSP的數(shù)據(jù)采集和實時處理系統(tǒng)。通過描述系統(tǒng)的硬件設(shè)計原理和寄存器配置，以及軟件框架和流程，介紹了系統(tǒng)的設(shè)計和實現(xiàn)方法。經(jīng)驗證，該系統(tǒng)實現(xiàn)對微振動傳感器的實時數(shù)據(jù)采集并實時進行信號處理，能滿足微振動傳感器系統(tǒng)對實時性的要求。該系統(tǒng)具有可重構(gòu)性，方便實現(xiàn)不同算法。
關(guān)鍵詞：光纖微振動傳感；數(shù)據(jù)采集；FPGA；C6747

隨著光纖技術(shù)的不斷發(fā)展，光纖微振動傳感器越來越多地應用于周界安防、石油和天然氣管道和通信線路監(jiān)測等系統(tǒng)中。光纖微振動傳感器是利用光纖是傳感介質(zhì)的一種分布式光纖傳感系統(tǒng)，其中光纖既是傳感介質(zhì)，又是光傳輸介質(zhì)。它可以在傳感光纖布設(shè)長度內(nèi)，對一定準確度范圍內(nèi)的突發(fā)事件進行遠程和實時的監(jiān)測。國內(nèi)科研單位先后開展了對于光纖微振動傳感器的相關(guān)研究工作，取得了一定的成果，實現(xiàn)對振動進行定位并報警，但模／數(shù)存在誤報警的問題。對振動信號進行模式識別是一種降低誤報警率的方法。國內(nèi)各研究單位對光纖傳感器的振動模式識別也開展了一些研究，但都是基于PC端的離線處理，滿足不了系統(tǒng)實時性和小型化的要求。本文設(shè)計的基于FPGA和DSP的光纖微振動傳感器數(shù)據(jù)采集和實時處理系統(tǒng)滿足系統(tǒng)對實時性和小型化的要求，能夠?qū)崿F(xiàn)在線對光纖微振動傳感器進行數(shù)據(jù)采集和實時模式識別算法處理。

1 系統(tǒng)設(shè)計
本文設(shè)計的系統(tǒng)對基于雙M—Z型干涉儀的光纖微振動傳感器的信號進行采集和處理，系統(tǒng)功能框架圖如圖1所示，由光電轉(zhuǎn)換模塊、模／數(shù)轉(zhuǎn)換模塊、FPGA模塊和DSP模塊組成。光纖微振動傳感器的輸出信號經(jīng)光電模塊從光信號轉(zhuǎn)換為電信號；然后通過模／數(shù)轉(zhuǎn)換模塊，把模擬信號轉(zhuǎn)化成數(shù)字信號；FPGA模塊控制模／數(shù)轉(zhuǎn)換模塊的時鐘，把數(shù)字信號采集入FPGA內(nèi)的FIFO緩沖器，F(xiàn)IFO的半滿信號線和DSP模塊相連，會觸發(fā)DSP的EDMA事務，把數(shù)據(jù)從FIFO轉(zhuǎn)移到DSP的存儲器SDRAM；并且存儲器中的數(shù)據(jù)長度達到系統(tǒng)設(shè)定值時觸發(fā)DSP的模式識別算法處理函數(shù)。

2 硬件設(shè)計
2．1 光電轉(zhuǎn)換和模／數(shù)轉(zhuǎn)換
光電轉(zhuǎn)換模塊采用SPF1200SF-D08型號的PINFET探測模塊。該PINFET工作波長為1 000～1 650 nm，采用正負5 V供電。PIN管的反偏高、輸出阻抗與FET的高輸入阻抗得到很好地匹配，減少了外部干擾和雜散電容，大大降低了熱噪聲，而且配合采用AD8065的前置放大電路可以很好地匹配A／D轉(zhuǎn)換電路輸入電平范圍。
模／數(shù)轉(zhuǎn)換模塊采用ADI公司的AD923512 bADC，其體積小，功耗低，耐高過載。AD9235有3種不同最大采樣頻率的型號，別是20 MS／s，40 MS／s，60 MS／s。該系統(tǒng)采用的是20 MS／s，其采樣時鐘由FPGA的DCM輸出，由專用的差分ADC驅(qū)動芯片AD8138將單端信號轉(zhuǎn)換為差分信號作為AD9235的輸入。采樣時鐘和FIFO的寫時鐘配合，把模／數(shù)轉(zhuǎn)換的數(shù)據(jù)寫進FPGA內(nèi)的FIFO。
2．2 DSP模塊
DSP模塊采用T1公司生產(chǎn)的TMS320C6747型號，時鐘頻率為300 MHz，是浮點、低功耗應用處理器。其中主要功能是完成數(shù)據(jù)的EDMA轉(zhuǎn)移和算法處理，硬件設(shè)計主要包括EMIF接口和EDMA3控制器。
2．2．1 EMIF接口
C6747通過它的2個EMIF接口：EMIFA和EMIFB，可連接外部存儲器，或其他外設(shè)。C6747的EMIFA接口時鐘頻率可達100 MHz，既可接SDRAM也可接FLASH。本系統(tǒng)通過EMIFA接口外接1片16 MB的NOR FLASH S29GL128M，在CE2地址空間內(nèi)實現(xiàn)代碼的存儲，配置寄存器CE2CFG=0x04842 32D；EMIFA接口同時還和FPGA內(nèi)的FIFO相連，使FPGA內(nèi)的FIFO空間映射到DSP的CE3地址空間，CS3控制FPGA端的FIFO，CE3CFG=0x0484 222D。
C6747的EMIFB接口的時鐘頻率可達133 MHz，只可接SDRAM。本系統(tǒng)通過EMIFB接口外接2片SDRAM芯片IS42S16160B組成64 MB的存儲器，用于存放實時采集的數(shù)據(jù)和算法運算過程中的臨時數(shù)據(jù)；配置寄存器之前需先置SDCFG．TIMUNLOCK為1，然后才可更改其他寄存器：SDREF=0x00 000410，SDTIM1=0x10912A10；SDTIM2=0x70090005，SDCFG=0x00010421。