NiosII軟核處理器是Altera公司開發(fā)，基于FPGA操作平臺使用的一款高速處理器，為了適應高速運動圖像采集，提出了一種基于NiosII軟核處理的步進電機接口設計，使用verilog HDL語言完成該接口設計，最后通過OuartusII軟件，給出了實驗仿真結果。

電子技術發(fā)展日新月異，控制技術也發(fā)生了革命性的變化，特別是SOC技術的發(fā)展，文中主要研究的是遠程控制系統(tǒng)中步進電機控制模塊設計。首先，根據控制功能的要求設計了步進電機控制模塊，該模塊采用一種脈沖疊加算法，實現了對步進電機任意頻率變速;然后，將該模塊封裝到SOPC Builder的標準模塊庫中;最后，利用SOPC技術，在Altera公司的Cyclone II EP2C35芯片上集成了NiosII軟核，相關的外圍控制器和自定義的電機控制模塊，完成了該設計的驗證工作。

1 基本原理

步進電機是一種把電脈沖信號變換成直線位移或角位移的執(zhí)行元件。步進電機的轉子做成多極的，定子上嵌裝有多相不同連接的控制繞組，有專用電源供電。每輸入一個脈沖，步進電機就前進一步，故又叫做脈沖電動機。其角位移量與脈沖數成正比;線速度或轉速與脈沖頻率成正比。本文是針對的四相反應式步進電機而設計的控制器，它的定子磁極上增加了小齒，轉子也做成多極的，定、轉子的齒距相同，齒數也適當的配合。這樣，在一對磁極下，定、轉子齒在對正時，下一相繞組下的定轉子齒錯開t/m(t為齒間距，m為相數)，再下一相繞組下定、轉子齒錯開2t/m，并以此類推，在定子磁場的作用下，由于轉子力圖取最大的磁導位置，所以每一拍，轉子轉過相當t/m齒矩的角度(步距角)：

步進電機常用的有四相，也有三、五、六甚至更多相。相數和轉子齒數越多，步矩角就越小，在同樣的脈沖頻率下，轉速越低。

2 電機控制模塊結構設計

2.1 概述

步進電機控制主要由電機控制器和電機驅動器兩部分組成，如圖1所示。其中，電機控制器用于控制產生脈沖，電機驅動器用于控制輸出信號的功率放大。本文主要設計電機控制器。從圖1可知，在電機控制器中含Avalon總線接口。在整個NiosII系統(tǒng)中電機控制器作為一個從設備使用。

電機控制系統(tǒng)的工作過程是：當控制電機的命令信號經網絡發(fā)出，傳給NiosII后，NiosII通過Avalon總線將信號傳給電機控制器，將這個信號作為電機控制器中controller的輸入，然后電機控制器會自動的輸出4相控制步進電機的脈沖信號，這些信號再經過電機的驅動器的功率放大后，就可以直接驅動電機運轉。可以看出其中的controller是整個電機控制模塊的核心。這里的contorller模塊又由3部分組成：脈沖發(fā)生控制器、脈沖發(fā)生器、脈沖分相器。脈沖發(fā)生控制器主要是為脈沖發(fā)生器提供基準脈沖和和標記脈沖個數的寄存器值。然后通過脈沖分相器的作用來控制電機的脈沖信號CP。

2.2 脈沖發(fā)生器方案的提出

根據整個系統(tǒng)的設計要求，電機控制器需具有基準時鐘65 536 Hz;輸出脈沖的個數設定范圍1～16 777 215;輸出脈沖的速率設定范圍1-65 535 pps。根據上面的要求，所以需要用一個16位的計數器來實現不同脈沖的信號的輸出，而不同頻率的輸出脈沖之間不能重疊。

有了16種不同的頻率而且互不重疊的基脈沖后，就可以提取16種頻率的脈沖作為疊加脈沖，從而得到0～65 535范圍內的連續(xù)可調的脈沖頻率。

式中：f為要得到的頻率;fi為各個疊加頻率;f0基準脈沖;rn-(i+1)第n-(i+1)個寄存器。

文中取n=16，所以16個寄存器組成的16位二進制數的范圍就是0000～FFFF。根據公式(3)、(4)可知，只要f0等于65 536 Hz，那么通過改變二進制數(r15～r0)，輸出f就連續(xù)可調。該電路也就是脈沖發(fā)生器(step_wave)中的核心電路。

2.3 電機控制模塊設計

一般步進電機的控制器可以通過單片機來實現，本文電機控制模塊是用verilog HDL語言實現、以IP模塊的形式封裝在SOPC Builder的IP模塊庫中，它是可以被NiosII系統(tǒng)直接調用的。圖2為電機控制模塊的設計層次圖。

1)脈沖控制器

根據脈沖控制器要實現的功能，可以確定脈沖控制器主要是由以下幾個小模塊構成：標準頻率產生模塊;總輸出脈沖數控制模塊;輸出的脈沖個數寄存器更新模塊。